



**SE0164**

**Ethernet over E1  
接口芯片**

版本：V 3.01

西安深亚电子有限公司

**XI'AN SUPERMICRO ELECTRONICS CO., LTD.**

**<http://www.xsec.com.cn>**



## 目 录

接口芯片.....	0
1 概述.....	3
2 功能特点.....	3
3 管脚描述.....	5
3.1 SE0163 兼容模式下管脚排列图.....	5
3.2 SE0163 兼容模式下管脚说明.....	6
3.3 SE0164 模式下管脚排列图.....	13
3.4 SE0164 模式下管脚说明.....	14
4 功能模块框图.....	22
4.1 模块框图.....	22
4.2 模块功能说明.....	22
5 功能说明.....	23
5.1 HDLC 封装协议.....	23
5.1.1 数据帧.....	23
5.1.2 数据格式网管帧.....	23
5.1.3 移动标准网管帧.....	24
5.2 GFP 封装协议.....	24
5.2.1 GFP 帧结构.....	24
5.2.2 GFP 帧开销字段说明.....	25
5.2.3 GFP 格式带内管理帧说明.....	26
5.2.4 GFP 掉电自动管理帧说明.....	27
5.3 WAN_TEST 测试功能定义.....	27
6 接口功能.....	27
6.1 WAN 侧接口.....	27
6.1.1 E1 接口（HDB3、CMI、NRZ 编码）.....	28
6.1.2 高速串行接口.....	30
6.2 SA 通道.....	31
6.2.1 SA 透明通道传输方式.....	31
6.2.2 备用比特在内建帧通信机制下传输信息的方式.....	31
6.2.3 SA 字节方式.....	32
6.3 ST_BUS 接口.....	33
6.4 以太网侧接口.....	34
6.5 SDRAM 接口.....	34
6.6 配置和告警指示管脚.....	35
6.6.1 告警和指示.....	35
6.6.2 芯片自测模式和环回设置.....	35
6.7 MCU 接口.....	36
6.7.1 SPI 接口:.....	37
6.7.2 I <sup>2</sup> C 接口:.....	38
6.7.3 UART 接口:.....	39
6.8 并串转换接口:.....	41
6.9 状态告警指示灯接口:.....	43



7 工作模式说明 ..... 43

    7.1 无 MCU 工作模式 ..... 43

    7.2 有 MCU 工作模式 ..... 43

    7.3 正常模式 ..... 44

    7.4 测试模式 ..... 44

    7.5 环回设置 ..... 44

8 时钟和复位 ..... 45

    8.1 芯片复位和时钟 ..... 45

    8.2 复位电路 ..... 45

9 中断处理 ..... 46

    9.1 中断源和屏蔽 ..... 46

    9.2 中断处理 ..... 46

10 寄存器说明 ..... 46

    10.1 芯片版本信息寄存器 ..... 46

    10.2 全局控制和配置寄存器 ..... 46

    10.3 间接访问寄存器 ..... 59

    10.4 告警和状态寄存器 ..... 60

    10.5 E1 成帧模式寄存器 ..... 64

    10.6 GFP 封包模式寄存器 ..... 66

    10.7 自动网管帧内容寄存器 ..... 67

    10.8 统计计数器 ..... 68

    附.1.1 移动标准网管帧定义 ..... 70

    附.1.2 SE0162 和 SE0163 网管帧定义 ..... 72

11 接口时序 ..... 74

    11.1 HDLC 接口时序 ..... 74

    11.2 ST\_BUS 接口时序 ..... 75

    11.3 SPI 接口时序 ..... 76

    11.4 MII 接口时序 ..... 77

    11.5 SDRAM 接口时序 ..... 79

12 技术指标 ..... 82

13 电气特性 ..... 84

14 封装 ..... 86

15 SE0164 更新记录 ..... 87

# 1 概述

SE0164 是为实现在一路 E1 线路或同步串行线路上透明传输以太网数据帧而设计的专用集成电路。可以与多种以太网网桥芯片数据互通，提供 HDLC、GFP 两种封装，且内部集成了以太网、HDLC、GFP、WAN 接口的性能监视和统计功能，可作为高性能的以太网网桥设备的核心芯片。

SE0164 可以通过 1 路 E1 线路或同步串行线路实现以太网数据帧的点对点传输，支持标准的 10/100M 的 MII 接口和 E1 接口，与少量外围电路配合即可构成一个以太网到 E1 的转换器。发送侧主要功能是以太网帧的缓存，按 HDLC 或 GFP 协议组帧并发送；接收侧主要功能是完成接收 E1 时钟提取，串行数据的帧定位和按 HDLC 或 GFP 协议解帧，以太网帧的组帧和发送。




图 1.1 SE0164 系统解决方案

## 2 功能特点

- 适用于以太网数据帧在1路E1线路或比特同步串行接口中的透明传输。
- 以太网接口支持符合 IEEE 802.3 协议标准 10/100M 全双工/半双工 MII 接口。
- MII 接口可接 PHY 层器件。
- 全双工模式下支持 IEEE802.3 流控功能；半双工模式下支持反压流控。
- MAC 对接收帧作检查处理，包括 FCS 校验、帧长检查，错误帧丢弃，具有 FCS 错误告警功能。
- 支持包括 VLAN 字节的帧；通过配置寄存器 MAC\_LEN\_MA 来设置最大可以接收的以太网帧长，缺省为 1536 字节，最大可设置 9600 字节。
- 具有地址过滤功能，具有 32K 的以太网 MAC 地址列表。
- 支持广播包带宽限制功能，防止广播风暴。
- WAN 接口支持 HDLC、GFP 封包协议。GFP 符合 G. 7041/Y. 1303 协议、G. 8040 协议。
- WAN 接口支持高速串行接口，支持 HDLC 协议和 GFP 协议，最高时钟 50M，外部定时。GFP 模式下


提供 GFP 字节同步指示。

- 具有 WAN 速率限制功能，最小流量 32kbit，缺省不限制。
- 高速串行接口（HDLC 协议、GFP 协议）仅支持 DTE 时钟方式（即外部定时模式）。
- GFP 协议封装时，GFP 解封装出的包长如果为 60-63 字节，则把此包净荷区补 0，凑齐到最小以太网包长 64 字节发送到以太网。
- E1 接口符合 ITU-T G. 703、G. 704 和 G. 823 标准。
- E1 发送时钟可选择接收提取时钟或者本地时钟。
- E1 接口模块含有内置的时钟恢复电路和 HDB3，CMI 编解码电路。
- E1 接口具有完备的线路告警指示。HDB3/CMI 信号接收具有 LOS、AIS 检测，NRZ 信号接收具有 AIS 检测。
- 支持成帧模式的带宽耦合功能。
- 片内集成 SDRAM 控制器，可与标准 SDRAM 器件（例如：IS42S16100、K4S161622D、HY57V161610）无缝连接，外置 1M\*16bit SDRAM。
- 以太网侧具有接收和发送帧计数器、错误帧计数器。
- WAN 侧具有接收和发送总帧数计数器、错误帧计数器。
- 具有 SDRAM 检测功能，检测连线错误和存储块错误，加电后自检并有指示灯指示。
- 具有 WAN 线路自测功能，通过远端芯片 WAN 侧环回或者本地自环，检测线路故障。
- 具有六种环回测试功能。
- 允许用户灵活定义网管帧长度（设置寄存器 NMI\_TX\_LEN，范围是 4 到 59），比特发送顺序（设置寄存器 NMI\_TX\_ORDER）和内容（设置寄存器 NMI\_RW\_ADDR 和 NMI\_RW\_DATA）。通过 MCU 实现支持中国移动标准网管帧和 SE0162/SE0163 格式网管帧，以及其他自定义网管帧。
- 提供 100kb/s 的 I<sup>2</sup>C 网管接口，19.2kb/s 的 UART 网管接口和最高 500kb/s 的 SPI 网管接口。
- I<sup>2</sup>C 网管接口支持多达 128 个站点的监控和配置。
- UART 网管接口支持多达 256 个站点的监控和配置。
- UART 网管接口支持星型连接控制和菊花链连接控制。
- 具有 ST\_BUS 接口，以太网数据未占用的 E1 时隙用于传输 ST\_BUS 总线数据。
- 提供外接并串转换配置接口，根据需要添加并串转换器件（例如 74HC165）增强芯片的控制模式。
- 使用 TSMC 0.35um 标准单元工艺实现。LQFP128 封装。
- 符合中国移动协议转换器中关于以太网到单路 E1 协议转换器的标准。
- 整个芯片采用 3.3V（±10%）管脚和内核供电，输入管脚兼容 5V。
- 本产品符合中国《电子信息产品中有毒有害物质的限量要求》（标准编号：SJ/T 11363—2006）
- 兼容 TS1000 主模式。
- WAN 侧和 MAC 侧带 VLAN 环回检测功能。



# 3 管脚描述

## 3.1 SE0163 兼容模式下管脚排列图





### 3.2 SE0163 兼容模式下管脚说明

SE0164 设置成 SE0163 管脚兼容方式下，则可以在电路板上直接替换 SE0163 芯片。此时，在无 MCU 模式下，系统不用作任何更改，可以直接替换使用。在使用 MCU 模式下，电路板不用修改，但是需按 SE0164 芯片的寄存器定义重新编写软件。

#### WAN 接口管脚

符号	管脚	分类	管脚详细功能
PE1P_I	10	I	HDLC 接口模式: RXD HDB3 接口模式: E1P_I CMI 接口模式: 0_RX
PE1N_I	9	I	HDLC 接口模式: CTS HDB3 接口模式: E1N_I CMI 接口模式: 0_LOS
PE1P_0	6	0 8mA	HDLC 接口模式: TXD HDB3 接口模式: E1P_0 CMI 接口模式: 0_TX
PE1N_0	5	0 8mA	HDLC 接口模式: RTS HDB3 接口模式: E1N_0 CMI 接口模式: 无
HDLC_E1_SEL	7	I	0: 选 E1 接口; 1: 选 HDLC 接口。
CMI_HDB3_SEL	8	I	0: 选择 HDB3 码型 (电口使用); 1: 选择 CMI 码型 (光口使用)。 当 HDLC_E1_SEL=1 时, 无意义。
TS_CFG_SEL	16	I	选择 E1 时隙选择方式, 按照 TS_SEL[31:0] 分别选择时隙或者按照 PTS_SEL[4:0] 固定时隙选择速率。 1: 按照 TS_SEL[31:0] 分别选择需要的时隙。时隙可选, 速率可选模式。需要配置外部并串转换电路使用。 0: 按照 PTS_SEL[4:0] 固定时隙选择速率。时隙固定, 速率可选模式。
PTS_SEL[4:0]	19-23	I	E1 接口模式下的时隙选择管脚, 当 TS_CFG_SEL=0 时有效。 具体的设置信息参考 <a href="#">E1 接口说明</a>
TX_CRC_EN	26	I	发送 E1 帧结构 CRC 校验使能: 1: E1 发送使用 CRC-4 校验帧结构。 0: E1 发送不使用 CRC-4 校验帧结构。 当 E1 数据时隙选择全部 32 个时隙作为数据使用此功能无意义。
RX_CRC_EN	25	I	接收 E1 检测帧结构 CRC 校验使能: 1: E1 接收检测 CRC-4 校验帧结构。 0: E1 发送不检测 CRC-4 校验帧结构。 当 E1 数据时隙选择全部 32 个时隙作为数据使用此功能无意义。
TXPOL	11	I	0: TXD 在 TXC 的上升沿发送。 1: TXD 在 TXC 下降沿发送。

RXPOL	15	I	0: RXD 在 RXC 的上升沿被采样。 1: RXD 在 RXC 的下降沿被采样。
TXC	14	I	HDLC 发送时钟, 最高 50M, 可不连续。
RXC	13	I	HDLC 接收时钟, 最高 50M, 可不连续。

注 1: WAN 侧管脚复用接口对照说明:

工作模式	配置模式选择管脚信号		接口管脚信号			
	HDLC_E1_SEL	CMI_HDB3_SEL	PE1P_I	PE1N_I	PE1P_0	PE1N_0
高速串行接口	1	X	RXD	CTS	TXD	RTS
CMI 编码模式	0	1	O_RX	O_LOS	O_TX	未使用
HDB3 编码模式	0	0	E1P_I	E1N_I	E1P_0	E1N_0

注 2: WAN 侧管脚复用接口功能说明:

信号名称	分类	详细描述
RXD	I	HDLC 接收数据, 在 RXC 的上升沿采样。
CTS	I	HDLC Clear to Send, 当为高电平时 TXD 终止发送数据, 为低电平时 TXD 重新发送数据。
TXD	0	HDLC 发送数据, TXPOL=1 在 TXC 下降沿输出, 否则上升沿输出。
RTS	0	HDLC Request to Send, 当有帧准备传送置低电平, 否则置高电平。
E1P_I	I	E1 接口 HDB3 模式正轨数据输入。
E1N_I	I	E1 接口 HDB3 模式负轨数据输入。
E1P_0	0	E1 接口 HDB3 模式正轨数据输出。
E1N_0	0	E1 接口 HDB3 模式负轨数据输出。
O_RX	I	E1 接口 CMI 模式输入信号。
O_LOS	I	E1 接口 CMI 模式光口丢失信号检测, 低电平有效指示。
O_TX	0	E1 接口 CMI 模式光口发送信号

以太网接口输入输出管脚:

符号	管脚	分类	管脚详细功能
MRX_CLK	78	I	以太网接口接收时钟信号: 时钟频率为 2.5MHz~25MHz。对 10M MII 以太网接口为 2.5MHz, 对 100M MII 以太网接口为 25MHz。
MRX_DV	84	I	以太网接口接收数据有效指示: 在有以太网帧数据时为高, 以太网帧间为低。在 MRX_CLK 时钟上升沿采样数据。
MRXD[3:0]	83, 82, 80, 79	I	以太网接口接收数据: 从以太网来的以太网帧数据, 为 10/100MHz 的速率。在 MRX_CLK 时钟上升沿采样数据。
MTX_CLK	68	I	以太网接口发送时钟信号: 时钟频率为 2.5MHz~25MHz。对 10M MII 以太网接口为 2.5MHz, 对 MII 100M 以太网接口为 25MHz。
MTX_EN	74	0 8mA	以太网接口发送数据使能信号: 在有以太网帧数据发送时为高, 无以太网帧发送时为低。在 MTX_CLK 时钟上沿送出数据。
MTXD[3:0]	73-70	0 8mA	以太网接口发送数据: 发到以太网上的以太网帧数据。为 10/100MHz 的速率。在 MTX_CLK 时钟上沿送出数据。



MCOL	87	I	冲突指示信号。1 表示有冲突，0 表示没有。在 MRX_CLK 时钟上升沿采样数据。
MCRS	86	I	载波指示。1 表示线路上有数据传输，0 表示没有。在 MRX_CLK 时钟上升沿采样数据。
MDC	88	0	MDIO 接口时钟
MDIO	89	I/O	MDIO 双向数据线。需要外接上拉电阻。
SE0164_SEL	75	I	是否兼容 SE0163 管脚模式。 0: 兼容 SE0163 管脚定义。 1: 使用 SE0164 管脚定义。 在 SE0163 芯片中该管脚为 RXMIIPOL, 通常接 GND。SE0164 使用该管脚用作 SE0163 兼容管脚/SE0164 管脚方式选择。
MAC_ADD_EN	67	I	0: 禁止 MAC 地址过滤功能。 1: 使能 MAC 地址过滤功能。 仅在 SE0164 直接与集线器(hub)相连时, 地址过滤有意义。当 SE0164 与交换机芯片相连, 或者 EOE1 设备与交换机/路由器相连时, 交换机已经集成地址过滤功能, SE0164 可禁止该功能。
PMII_AUTO_CONF	66	I	0: 强制选择全双工模式或者半双工模式。 1: 自动适应全双工模式和半双工模式, SE0164 通过 MDIO 接口跟踪相连接的 PHY 芯片的工作状态。此时 PHY 芯片的 PHY_AD 必须配置成 0x10。 在 SE0164 与交换机芯片相连时, 建议将交换机芯片的 MII 口和 SE0164 都设置成强制 100M 工作方式。
PWORK_M_SE L	65	I	0: 强制选择全双工模式。 1: 强制选择半双工模式。 当 PMII_AUTO_CONF=1 时, PWORK_M_SEL 无意义。

注: PCB 板上由 PHY 芯片管脚引出连接, 全双工/半双工, 10M/100M, 线路连接和数据传输的指示信号。

**SDRAM 接口输入输出管脚:**

符号	管脚	分类	管脚详细功能
RAS_N	116	0	SDRAM 的行地址锁存信号: 低有效。
CAS_N	115	0	SDRAM 的列地址锁存信号: 低有效。
WE_N	114	0	SDRAM 的写使能信号: 低有效。
DQM	117	0	SDRAM 数据输出屏蔽使能信号: 在 SDRAM 的初始化阶段为高, 初始化结束后为低。与 SDRAM 的 DQM 相连。
DQ[15:0]	90-93, 96-101, 104-107, 109, 110	I/O	SDRAM 数据总线信号: 输入输出复用。
BA	118	0	SDRAM 的 BANK 选择信号。 0: 选 BANK0 操作, 1: 选 BANK1 操作;
SA[10:0]	119, 120, 122-127, 2-4	0	SDRAM 的地址总线信号: 行列地址复用。

注: SDRAM 的 CLKE 在 PCB 上接高电平, CS\_N 在 PCB 上接低电平。



中断信号:

符号	管脚	分类	管脚详细功能
INT	32	0	MCU 中断请求，有告警时产生。

时钟和复位接口:

符号	管脚	分类	管脚详细功能
HRST_N	24	I	系统硬件复位信号：施密特输入，用来复位芯片硬件电路。低有效。 使用 RC 网络即可实现，具体参见 <a href="#">8.2 节</a> 。
SDRAM_CLK	111	I	系统时钟：时钟频率为 65.536MHz，占空比 50%，准确度±20ppm。由外部晶振产生。
POWER_CHK	63	I	掉电指示，低电平有效，由外部器件检测电压降低的门限值，一旦低于门限值马上产生低电平的告警指示，芯片检测到此管脚信号为低，会在内部强制发送网管帧，上报掉电告警信息。如果不使用此功能，请将此管脚串接一个 20K 电阻到 3.3V 电源。
RST_OUT_P	57	0	内部复位输出：当芯片内部复位时，同时提供给外部器件作为复位使用。高有效。如果不使用此功能，可以悬空。
RST_OUT_N	56	0	内部复位输出：当芯片内部复位时，同时提供给外部器件作为复位使用。低有效。如果不使用此功能，可以悬空。

SPI 接口:

符号	管脚	分类	管脚详细功能
SPI_CLK	27	I	SPI 接口时钟。如果不使用 SPI 接口，此管脚串接 20k 电阻到 3.3V 电源。
SPI_CS	28	I	SPI 使能信号。低有效。如果不使用 SPI 接口，此管脚串接 20k 电阻到 3.3V 电源。
SPI_DI	29	I	SPI 数据输入。如果不使用 SPI 接口，此管脚串接 20k 电阻到 3.3V 电源。
SPI_DO	31	T	SPI 数据输出，三态输出。如果不使用 SPI 接口，此管脚可以悬空。

UART 接口:

符号	管脚	分类	管脚详细功能
UART_TX	33	T	串口输出，三态管脚，必须接上拉电阻。如果不使用 UART 接口，此管脚可以悬空。
UART_RX	34	I	串口输入。如果不使用 UART 接口，此管脚串接 20k 电阻到 3.3V 电源。
UART_CFG	35	I	0: UART 连接模式为星型模式 1: UART 连接模式为菊花链模式。 当 UART_SPI_SEL=0 时，UART_CFG 无意义。 如果不使用 UART 接口，此管脚串接 20k 电阻到 3.3V 电源。
UART_SPI_SE	36	I	0: MCU 接口选择 SPI 方式。

L			1: MCU 接口选择 UART/I <sup>2</sup> C 方式。 如果不使用 MCU 接口, 建议此管脚接地。
UART_I2C_SEL	77	I	当 UART_SPI_SEL 为 1 时, 选择 0: MCU 接口为 UART 方式。 1: MCU 接口为 I <sup>2</sup> C 方式。 在 SE0163 芯片中该管脚为 TXMIIPOL, 通常接 GND。SE0164 使用该管脚用作 UART/I <sup>2</sup> C 方式选择。

**并串转换配置接口:**

符号	管脚	分类	管脚详细功能
P2S_INFO_IN	37	I	并串转换后的串行数据输入。 最多通过 6 个并串转换器件 (74HC165) 级联输入配置信息。
P2S_LOAD_EN	38	0	用于并串转换器的并行数据加载。 低电平有效, 加载数据; 高电平器件, 在时钟 CLK_2M 的上沿串行采集数据, 串行按照从高位到低位的优先顺序依次进入。
CLK_2M	39	0	系统时钟: 时钟频率为 65.536MHz 在内部 32 分频后产生的 2.048MHz 时钟。提供给外部并串转换器件使用。

**配置和测试信号:**

符号	管脚	分类	管脚详细功能
MODE_SEL [2:0]	42, 41, 40	I	000: 正常工作模式。 001: 本地正常工作模式, 远端 WAN 侧 E1 输入线路环回 (远端 L1 环回)。 010: 本地正常工作模式, 远端 WAN 侧 NRZ 输入环回 (远端 L2 环回)。 011: 本地正常工作模式, 远端 WAN 侧 MII 接口输出环回 (远端 L6 环回)。 100: 本地 MII 侧 FIFO 环回 (本地 L3 环回)。 101: 本地 MII 侧 NRZ 输出环回 (本地 L5 环回)。 110: 本地 WAN 侧 E1 线路输入环回 (本地 L1 环回)。 111: 本地 WAN 侧 NRZ 输入环回 (本地 L2 环回)。 MODE_SEL [2:0]=001、010、011 时, 通过向远端设备发送 SE0162/SE0163 格式 HDLC 网管帧, 控制远端设备进行环回。 SE0163 兼容模式下, MODE_SEL [2:0] 管脚定义与 SE0163 芯片相同, 与 SE0164 管脚模式下的定义不同。
WAN_TEST	62	I	0: 正常工作模式。 1: 测试模式, 通过 WAN 侧发送 HDLC 封包的以太网测试帧, 并自动接收检测。仅在 HDLC 封包模式下有效。 MODE_SEL [2:0] 配置远端环回, WAN_TEST 设置 1, 就可以检测两端设备的 WAN 线路是否连接正常。
SDRAM_TEST	64	I	0: SDRAM 正常工作。 1: SDRAM 开始自测。

1: SDRAM\_TEST 打开到测试状态, 检查 LED\_SDRAM\_OK 是否闪烁。有闪烁表示正常, 无闪烁表示故障。

2: 在 WAN 侧收发连接成自环, 设置 WAN\_TEST 为测试模式, 检查 LED\_WAN\_OK 是否闪烁。有闪烁表示正常, 无闪烁表示故障。



远端设备为 SE0162/SE0163/SE0163 管脚兼容模式的 SE0164，设置 WAN\_TEST 为测试模式，MODE\_SEL 为 001、010、011（线路方向环回），检查 LED\_WAN\_OK 是否闪烁。有闪烁表示正常，无闪烁表示故障。

告警和状态指示信号：

符号	管脚	分类	管脚详细功能
LED_WRX	43	0	WAN 侧收到数据帧/网管帧指示，0 指示有效数据接收。外接绿色 LED。
LED_WTX	45	0	WAN 侧发送数据帧/网管帧指示，0 指示有效数据发送。外接绿色 LED。
LED_LOS	46	0	本地 WAN 侧 E1 信号 LOS 告警指示。外接红色 LED。 0：实时告警。
LED_AIS	47	0	本地 WAN 侧 E1 信号 AIS 告警指示。外接红色 LED。 0：实时告警。
LED_RLOS	48	0	远端 WAN 侧 E1 信号 LOS 告警指示。外接红色 LED。 0：实时告警。
LED_RAIS	50	0	远端 WAN 侧 E1 信号 AIS 告警指示。外接红色 LED。 0：实时告警。
LED_POWER_OFF	51	0	远端掉电指示。外接红色 LED。 当配置芯片工作在管脚配置模式下时，指示远端掉电。0：远端掉电告警；1：无远端掉电告警。 当配置芯片工作在寄存器配置模式下时， 当 MODE_SEL[2:0]为 SDRAM 测试模式，WAN 测试模式和 PRBS 测试模式时候，即 MODE_SEL[2:0]配置为 3'b 此管脚指示测试结果。闪烁为测试正常，始终为 1 表示测试失败。 当 TX_NMI_AUTO_EN=1 时， 如果 LED_LOOP_FIND_SEL=1，显示环回检测结果，0：指示检测到 WAN 侧线路环回；1：指示没有检测到 WAN 侧线路环回。 否则显示正常网管接收到的远端掉电指示。0：显示网管帧接收到远端掉电告警；1：显示网管帧没有接收到远端掉电告警。 当 TX_NMI_AUTO_EN=0 时，显示寄存器 LED_RERR[0]的信息。 当配置芯片工作在管脚配置模式下，指示远端掉电
LED_WAN_OK	52	0	自检告警指示，检测 WAN 侧收发线路。外接绿色 LED。 测试模式时（WAN_TEST=1），输出 0、1 交替变化表示测试正确；输出 1 表示测试失败。 正常模式时（WAN_TEST=0），输出 0。
LED_SDRAM_OK	53	0	自检告警指示，检测 SDRAM，MII 接口收发时钟丢失。外接绿色 LED。 测试模式时（SDRAM_TEST=1），输出 0、1 交替变化表示测试正确；输出 1 表示测试失败。 正常工作模式时（SDRAM_TEST=0），输出 0。

**测试管脚:**

符号	管脚	分类	管脚详细功能
TMODE	61	I	测试管脚, 测试时设置为高电平, 正常工作时设置为低电平, 请接地。
SMODE	60	I	测试管脚, 测试时设置为高电平, 正常工作时设置为低电平, 请接地。
BIST_EN	58	I	测试管脚, 测试时设置为高电平, 正常工作时设置为低电平, 请接地。


**电源、地管脚:**

符号	管脚号	管脚详细功能
VDD	1, 30, 49, 69, 94, 113	电源电压: +3.3V, 允许工作范围±10%
VSS	12, 44, 59, 85, 95, 108, 112, 121, 128	地: 数字逻辑电平 0。
VDD2	17, 54, 81, 102	电源电压: +3.3V, 允许工作范围±10%
VSS2	18, 55, 76, 103	地: 数字逻辑电平 0。

注: 所有输入管脚, 均兼容 5V (支持 5V 的 LVTTTL 电平)。



### 3.3 SE0164 模式下管脚排列图





### 3.4 SE0164 模式下管脚说明

SE0164 模式下新定义了几个控制管脚，并添加了 ST\_BUS，SA 透明通道功能所用的管脚。其功能比较 SE0163 强大了许多。

WAN 接口管脚：

符号	管脚号	分类	管脚详细功能
PE1P_I	10	I	HDB3 接口模式：E1P_I NRZ 接口模式：NRZ_D_I CMI 接口模式：O_RX 高速串行接口模式：RXD
PE1N_I	9	I	HDB3 接口模式：E1N_I NRZ 接口模式：NRZ_C_I CMI 接口模式：O_LOS 高速串行接口模式：不使用
PE1P_0	6	O	HDB3 接口模式：E1P_0 HDB3 接口模式：NRZ_D_0 CMI 接口模式：O_TX 高速串行接口模式：TXD
PE1N_0	5	O	HDB3 接口模式：E1N_0 HDB3 接口模式：NRZ_C_0 CMI 接口模式：无 高速串行接口模式：无
WAN_SEL[1:0]	7, 8	I	00：选 HDB3 接口； 01：选 NRZ 接口； 10：选 CMI 接口； 11：选高速串行接口。 注意 WAN_SEL 定义与 SE0163 管脚兼容模式下不同。SE0163 管脚兼容模式下，7、8 管脚为 01 表示 CMI 接口；而 SE0164 管脚模式下，7、8 管脚为 10 表示 CMI 接口。
CLOCK_SEL	62	I	本地发送时钟选择。仅用于 E1 接口模式。 0：E1 接口主时钟模式。使用本地 65.536MHz 晶振输入时钟的 32 分频后的 2.048MHz 时钟作为 E1 接口输出的发送时钟。 1：E1 接口跟随时钟模式。使用从本地 E1 接口输入信号中提取的 2.048MHz 时钟作为 E1 接口输出的发送时钟。
DIS_LOOP_FIND	64	I	环回检测控制。 0：使能 WAN 侧线路环回检测功能。 1：禁止 WAN 侧线路环回检测功能。 在芯片复位、WAN 侧从 AIS/LOS/LOF 状态恢复到正常状态时，如果使能 WAN 侧环回检测，则首先检测 WAN 侧线路是否环回，如果环回，则通过寄存器报告环回状态；没有环回，则进入正常工作。

GFP_TBYTE_ENI	23	I	当 WAN 配置为高速串行或者 NRZ 模式下, GFP 封包数据的字节定位信号, 每 8 个时钟出现一个高脉冲, 指示字节最高比特位, GFP 字节按照低位先出, 高位后出的方式传输。 当 WAN 配置为高速串行或者 NRZ 模式下, HDLC 封包方式下, 该管脚无意义, 接 GND。
SE0164_SEL	75	I	是否兼容 SE0163 管脚模式。 0: 兼容 SE0163 管脚定义。 1: 使用 SE0164 管脚定义。 SE0163 芯片该管脚为 RXMIIPOL, 通常接 GND。SE0164 使用该管脚用作 SE0163 兼容管脚/SE0164 管脚方式选择。
TS_CFG_SEL	16	I	选择 E1 时隙选择方式, 按照 TS_SEL[31:0] 分别选择时隙或者按照 TS_SEL[31:27] 固定时隙选择速率。 1: 比特控制模式, 按照 TS_SEL[31:0] 分别选择需要的时隙。时隙可选, 速率可选模式。需要配置外部并串转换电路使用。 0: 字节控制模式, 按照 TS_SEL[31:27] 固定时隙选择速率。时隙固定, 速率可选模式。 注意与 SE0163 管脚兼容模式不同, 在 SE0163 管脚兼容模式下字节控制模式下根据 PTS_SEL[4:0] 管脚选择时隙; 而在 SE0164 管脚模式下根据 TS_SEL[31:27] 来选择时隙。
WAN_NEG_OUT	11	I	高速串行或者 NRZ 模式下输出数据在时钟的上下沿配置 0: TXD 在 TXC 的上沿发送。NRZ_D_0 在 NRZ_C_0 的上沿发送。 1: TXD 在 TXC 的下沿发送。NRZ_D_0 在 NRZ_C_0 的下沿发送。
WAN_NEG_IN	15	I	高速串行模式下输出数据在时钟的上下沿配置, NRZ 模式下自动适应时钟沿。 0: RXD 在 RXC 的上沿被采样。 1: RXD 在 RXC 的下沿被采样。
TXC	14	I	高速串行 发送时钟, 最高 50M, 可不连续。
RXC	13	I	高速串行 接收时钟, 最高 50M, 可不连续。

注 1: WAN 侧管脚复用接口对照说明:

工作模式	配置模式选择管脚信号	接口管脚信号			
	WAN_SEL[1:0]	PE1P_I	PE1N_I	PE1P_0	PE1N_0
HDB3 接口模式	00	E1P_I	E1N_I	E1P_0	E1N_0
NRZ 接口模式	01	NRZ_D_I	NRZ_C_I	NRZ_D_0	NRZ_C_0
CMI 接口模式	10	O_RX	O_LOS	O_TX	未使用
高速串行接口	11	RXD	未使用	TXD	未使用

注 2: WAN 侧管脚复用接口功能说明:

信号名称	分类	详细描述
E1P_I	I	HDB3 接口正轨数据输入。
E1N_I	I	HDB3 接口负轨数据输入。
E1P_0	O	HDB3 接口正轨数据输出。
E1N_0	O	HDB3 接口负轨数据输出。



NRZ_C_I	I	NRZ 接口时钟输入。
NRZ_D_I	I	NRZ 接口数据输入。时钟沿自动适应。
NRZ_C_O	0	NRZ 接口时钟输出。
NRZ_D_O	0	NRZ 接口数据输出。根据 WAN_NEG_OUT 选择在 NRZ_C_O 的上沿或者下沿放出数据。
O_RX	I	CMI 接口输入信号。
O_LOS	I	CMI 接口丢失信号检测输入，低电平有效指示信号丢失。
O_TX	0	CMI 接口输出信号。
RXC	I	高速串行接口接收时钟。
RXD	I	高速串行接口接收数据，根据 WAN_NEG_IN 选择在 RXC 的上沿或者下沿采集数据。
TXC	I	高速串行接口发送时钟。
TXD	0	高速串行接口发送数据，根据 WAN_NEG_OUT 选择在 TXC 的上沿或者下沿放出数据。

以太网接口输入输出管脚：

符号	管脚号	分类	管脚详细功能
GFP_SEL	26	I	GFP 格式选择。 0: 选择 HDLC 封包格式。 1: 选择 GFP 封包格式。 注意 GFP 封包格式下，只支持掉电自动网管帧，不支持自动远端控制功能。
SCRAM_EN	25	I	GFP 格式下净荷区 $X^{43}+1$ 扰码选择。 0: 不扰码。 1: 扰码。 Core Header 字段时钟扰码，与 B6 AB 31 E0 相异或。
MRX_CLK	78	I	以太网接口接收时钟信号：时钟频率为 2.5MHz 或者 25MHz。对 10M MII 以太网接口为 2.5MHz，对 100M MII 以太网接口为 25MHz。在时钟上沿采样数据 MRX_DV，MRXD[3:0]。
MRX_DV	84	I	以太网接口接收数据有效指示：在有以太网帧数据时为高，以太网帧间为低。在时钟 MRX_CLK 上沿采样数据。
MRXD[3:0]	83, 82, 80, 79	I	以太网接口接收数据：接收从以太网来的以太网帧数据。在时钟 MRX_CLK 上升沿采样数据。
MTX_CLK	68	I	以太网接口发送时钟信号：时钟频率为 2.5MHz~25MHz。对 10M MII 以太网接口为 2.5MHz，对 MII 100M 以太网接口为 25MHz。时钟上沿发送数据 MTX_EN，MTXD[3:0]。
MTX_EN	74	0	以太网接口发送数据使能信号：在有以太网帧数据发送时为高，无以太网帧发送时为低。在时钟 MTX_CLK 上沿数据变化。
MTXD[3:0]	73, 72, 71, 70	0	以太网接口发送数据：发到以太网上的以太网帧数据。在时钟 MTX_CLK 上沿数据变化。
MCOL	87	I	冲突指示信号。 1: 有冲突。 0: 无冲突。
MCRS	86	I	载波指示。 1: 线路上有数据传输。

			0: 线路上无数据传输。
MDC	88	0	MDIO 接口时钟。时钟频率为 65.536MHz 在内部 32 分频后产生的 2.048MHz 时钟。 该管脚同时作为外部并串转换器件时钟使用。 与 SE0163 管脚兼容模式不同, SE0163 管脚兼容模式使用 CLK_2M 作为并串转换器的时钟。
MDIO	89	I/O	MDIO 双向数据线, 三态管脚。需要外接上拉电阻。
MAC_ADD_EN	67	I	0: 禁止 MAC 地址过滤功能。 1: 使能 MAC 地址过滤功能。 仅在 SE0164 直接与集线器(hub)相连时, 地址过滤有意义。 当 SE0164 与交换机芯片相连, 或者 EOE1 设备与交换机/路由器相连接时, 交换机已经集成地址过滤功能, SE0164 可禁止该功能。
PMII_AUTO_CONF	66	I	0: 强制选择全双工模式或者半双工模式。 1: 自动适应全双工模式和半双工模式, SE0164 通过 MDIO 接口跟踪相连接的 PHY 芯片的工作状态。此时 PHY 芯片的 PHY_AD 必须配置成 0x10。 在 SE0164 与交换机芯片相连时, 建议将交换机芯片的 MII 口和 SE0164 都设置成强制 100M 工作方式。
PWORK_M_SEL	65	I	0: 强制选择全双工模式。 1: 强制选择半双工模式。 当 PMII_AUTO_CONF=1 时, PWORK_M_SEL 无意义。

注: PCB 板上由 PHY 芯片管脚引出连接, 全双工/半双工, 10M/100M, 线路连接和数据传输的指示信号。

#### SDRAM 接口输入输出管脚:

符号	管脚号	分类	管脚详细功能
RAS_N	116	0	SDRAM 的行地址锁存信号。低有效。
CAS_N	115	0	SDRAM 的列地址锁存信号。低有效。
WE_N	114	0	SDRAM 的写使能信号。低有效。
DQM	117	0	SDRAM 数据输出屏蔽使能信号。在 SDRAM 的初始化阶段为高, 初始化结束后为低。与 SDRAM 的 DQM 相连。
DQ[15:0]	90, 91, 92, 93, 96, 97, 98, 99, 100, 101, 104, 105, 106, 107, 109, 110	I/O	SDRAM 数据总线信号。输入输出复用。
BA	118	0	SDRAM 的 BANK 选择信号。 0: 选 BANK0 操作。 1: 选 BANK1 操作;
SA[10:0]	119, 120, 122, 123, 124, 125, 126, 127, 2, 3, 4	0	SDRAM 的地址总线信号: 行列地址复用。

注: SDRAM 的 CLKE 在 PCB 上接高电平, CS\_N 在 PCB 上接低电平。

**STBUS 接口管脚:**

符号	管脚号	分类	管脚详细功能
BC_DISABLEI	20	I	带宽耦合模式选择。 0: 使能带宽耦合模式。 1: 禁止带宽耦合模式。 在使能带宽耦合模式下, 本芯片从对端芯片发来的 TS0 时隙中的 SA 比特中获得对端的时隙配置作为本地的时隙配置。此时, 芯片必须配置成 E1 成帧模式 (即 TS0 传送开销, 不传送净荷); SA 比特使用内建帧模式; 并且远端和本地芯片最多只能有一个配置成使能带宽耦合模式。
STBUS_DI	21	I	STBUS 数据输入。此管脚不使用时接 GND。
STBUS_PLUSEO	32	0	STBUS 复帧定位输出, 成帧模式与时隙 31 同步, 500Hz 高脉冲信号。此管脚不使用时可以悬空。
STBUS_CLKO	57	0	STBUS 的 2.048MHz 时钟输出。此管脚部使用时可以悬空。
STBUS_DO	56	0	STBUS 数据输出。此管脚不使用时可以悬空。

**SA 备用比特透明通道管脚:**

符号	管脚号	分类	管脚详细功能
SA_RCKO	52	0	SA 备用比特时钟输出。在 SA 比特配置成 SA 比特透明通道模式时有效。此管脚不使用时可以悬空。
SA_RDO	53	0	SA 备用比特数据输出。在 SA 比特配置成 SA 比特透明通道模式时有效。此管脚不使用时可以悬空。
SA_TCKO	39	0	SA 备用比特上插数据定时输出, 上沿采样。在 SA 比特配置成 SA 比特透明通道模式时有效。此管脚不使用时可以悬空。
SA_TDI	22	I	SA 备用比特上插数据输入。在 SA 比特配置成 SA 比特透明通道模式时有效。此管脚不使用时接 GND。
SA_MODI	19	I	TS0 时隙中 SA 比特模式选择。 0: 内建帧或字节模式。 1: SA 比特透明通道模式, 由用户提供数据。 该寄存器控制仅在 E1 成帧模式下有效。 SA_MODI=0 时, 寄存器 SA_REG_MODI 缺省选择内建帧模式。 本地设置成 SA 比特透明通道模式时, 远端不能配置成使能带宽耦合模式。

**时钟和复位接口管脚:**

符号	管脚号	分类	管脚详细功能
HRST_N	24	I	系统硬件复位信号: 施密特输入, 用来复位 SE0164 电路。低有效。使用 RC 网络即可实现, 具体参见 6.2 节。
SDRAM_CLK	111	I	系统时钟: 时钟频率为 65.536MHz, 占空比 50%, 准确度 ±20ppm。由外部晶振产生。
POWER_CHK	63	I	掉电指示, 低电平有效, 由外部器件检测电压降低的门限值, 一旦低于门限值马上产生低电平的告警指示, 芯片检测到此管脚信

			号为低，会在内部强制发送网管帧，上报掉电告警信息。如果不使用此功能，请将此管脚串接一个 20K 电阻到 3.3V 电源。
--	--	--	--

**SPI 接口管脚:**

符号	管脚号	分类	管脚详细功能
SPI_CLK	27	I	SPI 接口时钟。如果不使用 SPI 接口，此管脚串接 20k 电阻到 3.3V 电源。
SPI_CS	28	I	SPI 使能信号。低有效。如果不使用 SPI 接口，此管脚串接 20k 电阻到 3.3V 电源。
SPI_DI	29	I	SPI 数据输入。如果不使用 SPI 接口，此管脚串接 20k 电阻到 3.3V 电源。
SPI_DO	31	T	SPI 数据输出，三态输出。如果不使用 SPI 接口，此管脚可以悬空。

**UART 接口管脚:**

符号	管脚	分类	管脚详细功能
UART_DO	33	I/O	配置为 UART 模式下为 UART 输出，必须接上拉电阻。 配置为 I <sup>2</sup> C 模式下为双向总线 SDA。 如果不使用，此管脚可以悬空。
UART_DI	34	I	配置为 UART 模式下为 UART 输入。 配置为 I <sup>2</sup> C 模式下为 I <sup>2</sup> C 输入时钟 SCL。 如果不使用，此管脚串接 20k 电阻到 3.3V 电源。
UART_CFG	35	I	0: UART 连接模式为星型模式 1: UART 连接模式为菊花链模式。 当 UART_SPI_SEL=0 时，UART_CFG 无意义。 如果不使用 UART 接口，此管脚串接 20k 电阻到 3.3V 电源。
UART_SPI_SEL	36	I	0: MCU 接口选择 SPI 方式。 1: MCU 接口选择 UART/I <sup>2</sup> C 方式。 如果不使用 MCU 接口，建议此管脚接地。
UART_I2C_SEL	77	I	当 UART_SPI_SEL 为 1 时，选择 0: MCU 接口为 UART 方式。 1: MCU 接口为 I <sup>2</sup> C 方式。 在 SE0163 芯片中该管脚为 TXMIIPOL，通常接 GND。SE0164 使用该管脚用作 UART/I <sup>2</sup> C 方式选择。

**并串转换配置接口管脚:**

符号	管脚	分类	管脚详细功能
P2S_INFO_IN	37	I	并串转换后的串行数据输入。 此通道级联 6 个并串转换器件 (74HC165) 级联输入 TS 时隙配置信息。
P2S_LOAD_EN	38	0	用于并串转换器的并行数据加载。 低电平有效，加载数据；高电平器件，在时钟 MDC 的上沿串行采

			集数据，串行按照从高位到低位的优先顺序依次进入。 与 SE0163 管脚兼容模式不同，SE0163 管脚兼容模式使用 CLK_2M 作为并串转换器的时钟，SE0164 管脚模式下使用 MDC 时钟作为并串转换器的时钟。
--	--	--	--

**配置和测试信号管脚：**

符号	管脚	分类	管脚详细功能
MODE_SEL [2:0]	42, 41, 40	I	000: 正常工作模式 (初值)。 001: SDRAM 测试模式 (SDRAM_TEST)。 010: WAN 测试模式 (WAN_TEST)。 011: PRBS 测试模式 (PRBS_TEST)。 100: 本地 WAN 侧线路环回 (L1 环回)。 101: 本地 WAN 侧 NRZ 输入环回 (L2 环回, )。 110: 本地 MII 侧 FIFO 环回 (L3 环回)。 111: 本地 MII 侧线路环回 (L4 环回)。 注意: SE0164 管脚模式下, MODE_SEL[2:0] 定义与 SE0163 管脚兼容模式不同, 而与寄存器控制方式下的 MODE_SEL[2:0] 寄存器功能定义相同。 当设置成 HDLC 封包模式下, MODE_SEL[2:0]=010, 进行 WAN_TEST 测试, 通过 WAN 侧发送 HDLC 封包的以太网测试帧, 并自动检测接收帧是否正确; 同时发送远端环回指令, 控制远端设备向 WAN 线路方向环回。仅在 HDLC 封包模式下有效。 GFP 封包模式下, 无远端环回控制功能。 具体环回路径参看 <a href="#">SE0164 模块框图</a> 。

**告警和状态指示管脚：**

符号	管脚号	分类	管脚详细功能
LED_WRX	43	0	WAN 侧收到数据帧指示, 0 指示有效数据接收。外接绿色 LED。
LED_WTX	45	0	WAN 侧发送数据帧指示, 0 指示有效数据发送。外接绿色 LED。
LED_LOS	46	0	本地 WAN 侧 E1 信号 LOS 告警指示。外接红色 LED。 0: 实时告警。
LED_AIS	47	0	本地 WAN 侧 E1 信号 AIS 告警指示。外接红色 LED。 0: 实时告警。
LED_RLOS	48	0	远端 WAN 侧 E1 信号 LOS 告警指示。外接红色 LED。 当 TX_NMI_AUTO_EN=1 时, 显示正常网管接收到的远端掉电指示。0: 显示网管帧接收到远端掉电告警; 1: 显示网管帧没有接收到远端掉电告警。 当 TX_NMI_AUTO_EN=0 时, 显示寄存器 LED_RERR[2] 的信息。

LED_RAIS	50	0	远端 WAN 侧 E1 信号 AIS 告警指示。外接红色 LED。 当 TX_NMI_AUTO_EN=1 时， 显示正常网管接收到的远端掉电指示。0：显示网管帧接收到远端掉电告警；1：显示网管帧没有接收到远端掉电告警。 当 TX_NMI_AUTO_EN=0 时，显示寄存器 LED_RERR[1] 的信息。
LED_TEST	51	0	测试结果/环回检测结果。外接红色 LED。 当配置芯片工作在 SE0164 模式或寄存器配置模式下， 当 MODE_SEL[2:0] 为 SDRAM 测试模式，WAN 测试模式和 PRBS 测试模式时候，即 MODE_SEL[2:0] 配置为 3'b 此管脚指示测试结果。 闪烁为测试正常，始终为 1 表示测试失败。 当 TX_NMI_AUTO_EN=1 时， 如果 LED_LOOP_FIND_SEL=1，显示环回检测结果，0：指示检测到 WAN 侧线路环回；1：指示没有检测到 WAN 侧线路环回。 否则显示正常网管接收到的远端掉电指示。0：显示网管帧接收到远端掉电告警；1：显示网管帧没有接收到远端掉电告警。 当 TX_NMI_AUTO_EN=0 时，显示寄存器 LED_RERR[0] 的信息。

**测试管脚：**

符号	管脚	分类	管脚详细功能
TMODE	61	I	测试管脚，测试时设置为高电平，正常工作时设置为低电平，请接地。
SMODE	60	I	测试管脚，测试时设置为高电平，正常工作时设置为低电平，请接地。
BIST_EN	58	I	测试管脚，测试时设置为高电平，正常工作时设置为低电平，请接地。

**电源、地管脚：**

符号	管脚号	管脚详细功能
VDD	1, 30, 49, 69, 94, 113	电源电压：+3.3V，允许工作范围±10%
VSS	12, 44, 59, 85, 95, 108, 112, 121, 128	地：数字逻辑电平 0。
VDD2	17, 54, 81, 102	电源电压：+3.3V，允许工作范围±10%
VSS2	18, 55, 76, 103	地：数字逻辑电平 0。

注：所有输入管脚，均兼容 5V（支持 5V 的 LVTTTL 电平）。

## 4 功能模块框图

### 4.1 模块框图




图 4.1 SE0164 模块框图

### 4.2 模块功能说明

- MII\_RX: 完成 MII 接口以太网帧的接收, 并将收到的正确帧写入 TX\_FIFO 中。
- MII\_TX: 从 RX\_FIFO 中读出帧, 并完成 MII 接口以太网帧的发送。
- TX\_FIFO: 暂存从 MII 接口接收的发送帧队列。
- RX\_FIFO: 暂存从 WAN 接口接收的接收帧队列。
- WAN\_TX: 完成 WAN 侧发送的 HDLC/GFP 帧的组帧, 网管帧产生和流控。
- WAN\_RX: 完成 WAN 侧接收的 HDLC/GFP 帧的解帧, 网管帧接收。
- E1\_TX: 为 E1 的发送电路, 包含 HDB3 和 CMI 编码电路。
- E1\_RX: 为 E1 的接收电路, 包含接收时钟提取和 HDB3 和 CMI 解码电路。
- I²C/UART/SPI interface: MCU 接口。支持 I²C、SPI、UART 接口。
- ST\_BUS interface: 提供外部 ST\_BUS 接口。
- SDRAM interface: 外接 SDRAM 接口, 含 SDRAM 控制器。
- MDIO interface: 为以太网 PHY 提供管理接口, 遵循 IEEE802.3 标准, 包含两个信号 MDC 和 MDIO。
- SA\_BIT interface: E1 成帧模式下 SA 比特透明通道接口。
- L1, L2, L3, L4 环回可以通过管脚和寄存器设置, L5 和 L6 环回只能通过寄存器设置。HDLC 封装格式下支持远端环回控制功能。

## 5 功能说明

### 5.1 HDLC 封装协议

#### 5.1.1 数据帧

使用 HDLC 协议封装以太网帧时，先在以太网帧前插入一个 7E 作为帧头，然后删除以太网帧的 4 个字节的 CRC-32 校验字节，再在帧尾插入 2 个字节的 CRC-16 校验字节，完成一个以太网帧的封装。完成封装后，对数据进行串行传输。为防止出现长连 ‘1’，在数据帧比特流中，如果出现 5 个连 “1”，则在其后插入一个 “0”。

2 个以太网帧之间连续插入 7E。

HDLC 帧结构如下：

7E	以太网数据，不含 CRC 校验 4 字节	16bit CRC	7E
----	----------------------	-----------	----

2 个以太网帧间至少有两个 7E，由芯片内部完成，以满足与其他芯片对通时的需要。数据帧发送时，LSB 先发送，MSB 后发送。注意与中国移动标准网管帧传送顺序相反。

#### 5.1.2 数据格式网管帧

网管帧格式完全等同于数据帧格式，唯一区别是帧长小于 60（4 到 59）个字节（不包含两个 CRC 字节）。通过设置寄存器 NMI\_TX\_ORDER=1 选择发送数据格式网管帧，设置寄存器 NMI\_RX\_ORDER=1 选择接收数据格式网管帧，通过设置寄存器 NMI\_TX\_LEN 设置帧长，通过 NMI\_RW\_ADDR 和 NMI\_RW\_DATA 来配置发送和接收网管帧的内容。

网管帧的帧尾加 16 比特的 CRC 校验位，前后各加一个 7E，无数据帧发送时插 7E。串行发送数据的透明传输处理方式如遇 5 个连 “1” 插入一个 “0”。

数据格式网管帧帧结构如下：

7E	网管帧内容，4 到 59 字节	16bit CRC	7E
----	-----------------	-----------	----

帧间至少插入两个 7E，由芯片内部完成，以满足与其他芯片对通时的需要。网管帧发送时，LSB 先发送，MSB 后发送，与数据帧相同。

SE0162/SE0163 格式的网管帧为帧长 4 字节的数据格式网管帧。参见[附. 1. 2 SE0162 和 SE0163 网管帧定义](#)。此处 4 字节不包含 CRC16 校验字节。

### 5.1.3 移动标准网管帧

移动标准网管帧总长为 8 字节，另外 CRC 校验 2 字节，前后各有一个帧定位符 7E，无数据时插入 7E。通过设置寄存器 NMI\_TX\_ORDER=0 选择发送中国移动标准格式网管帧，设置寄存器 NMI\_RX\_ORDER=0 选择接收中国移动标准格式网管帧，必须设置帧长寄存器 NMI\_TX\_LEN 为 8（此处 8 字节不包含 CRC16 校验字节），通过 NMI\_RW\_ADDR 和 NMI\_RW\_DATA 来配置发送和接收网管帧的内容。掉电时自动强制插送网管帧。中国移动标准格式网管帧发送时，MSB 先发送，LSB 后发送，与数据帧相反。

帧格式定义参见[附.1.1 移动标准网管帧定义](#)。

## 5.2 GFP 封装协议

GFP (Generic Framing Procedure, 通用成帧规程) 是一种通用映射技术，它可将变长或定长的数据分组，进行统一的适配处理，实现数据业务在多种高速物理传输通道中的传输。该技术由 ITU 标准化，标准号为 ITU G.7041。


GFP 标准定义了两种模式：透传模式 (GFP-T) 和帧映射模式 (GFP-F)。EOE1 协议转换器使用帧映射模式 (GFP-F) 模式来完成以太网帧的封装过程。

GFP 协议封装时，GFP 解封装出的以太网包长如果为 60-63 字节，则把此包净荷区补 0，凑齐到最小以太网包长 64 字节发送到以太网。

### 5.2.1 GFP 帧结构

GFP 协议定义了两种类型的 GFP 帧：GFP 客户帧和 GFP 管理帧。

GFP 的帧结构如下图所示，按字节排列，它包括 GFP 帧头(Core Header)和 GFP 净荷区(GFP Payload Area)两部分。




GFP 帧头包括帧长度标识 (PLI, Payload Length Indicator) 和帧头错误检验 (Core HEC)。PLI 为 2 个字节，表明帧的净荷长度，当 PLI 大于或等于 4 时，表明该帧是 GFP 客户帧，否则为 GFP 管理帧（目前只定义了 PLI 等于 0 时的空闲帧）。帧头错误检验也为 2 个字节，它采用 CRC-16 的检错方法

给帧头提供保护。

GFP 净荷区包括：净荷头（Payload Header）、净荷信息域（Payload Information）和净荷的帧检验序列（Payload FCS）三部分，而净荷头包括：净荷类型（Payload Type）、净荷类型的 HEC（Type HEC）和扩展头（Extension Header）三部分。

以太网帧向 GFP 的映射关系如下图所示。以太网帧中从目的地址到 FCS 的所有 MAC 帧字节（去除了 MAC 帧的前导码）直接映射到 GFP 净荷信息域。



## 5.2.2 GFP 帧开销字段说明

PLI		Payload Length Indicator field, GFP 帧长度, 指示从 Type 字段到 GFP FCS 全部载荷区 (Payload area) 的字节数 (包括 Type 和 GFP FCS);
cHEC		PLI 字段的 CRC-16 校验。 Core Header 字段 (PLI 和 cHEC) 需要与 B6 AB 31 E0 相异或作为帧头扰码。
TYPE	PTI	Payload type identifier, 3 比特, GFP 帧类型。目前定义了两种帧, 数据帧 (PTI=000) 和管理帧 (PTI=100)。
	PFI	Type field indicator, 1 比特, FCS 使能。PFI=1 表示 GFP 插入 FCS 字段; PFI=0 表示 GFP 不插入 FCS 字段。
	EXI	Extension Header Identifier, 4 比特, 扩展头类型。EXI=0000 表示 null 模式, 无 GFP extension headers 字段; EXI=0001 表示线性模式, GFP extension header 由 CID、SPARE、eHEC 字段组成。



	UPI	User Payload Identifier, 8 比特, 数据类型。 PTI=100时, UPI=0x01表示Client Signal Fail (Loss of Client Signal), UPI=0x02表示Client Signal Fail (Loss of Character Synchronization), UPI=0x00表示芯片自定义的带内网管帧。 PTI=000时, 只支持UPI=0x01, 表示Frame-Mapped Ethernet。
tHEC		Type 字段的 CRC-16 校验。
Extension Header Identifier	CID	GFP 中通道编号。
	Spare	保留字节
	eHEC	extension 字段的 CRC-16 校验。
GFP payload Info		GFP 帧的有效载荷, 装载以太网帧。
GFP FCS		对 GFP 载荷区 (从 Type 字端到 GFP FCS) 计算的 CRC-32 校验。 GFP 帧是否包含该字段, 由 PFI 决定。 GFP 载荷区 (需要进行 $X^{43}+1$ 的扰码, 每个帧载荷的扰码是连续的)。

发送方向, 通过寄存器可以配置 PTI、PFI、EXI、UPI、CID。根据 EXI 决定是 null 模式或 linear 模式, 根据 PFI 决定是否携带 FCS 校验。

接收方向, 根据帧中 EXI 确定 null 模式或 linear 模式, 根据帧中 PFI 确定是否包含 FCS。当帧中 PTI=000, 则作为数据帧处理, 从 GFP 帧中解出以太网帧; 当 PTI=100, 则当 UPI=01 或者 02 时作为 CSF 帧处理, 产生 CSF 告警, 当 UPI=00 时作为自定义带内网管帧处理, 保存到 RAM 中, 可以通过寄存器读出网管帧的内容。

### 5.2.3 GFP 格式带内管理帧说明

GFP 封装时, 管理帧格式遵循 GFP-F 的标准定义, 格式如下所示。

null 模式带内管理帧			linear 模式带内管理帧		
PLI_H			PLI_H		
PLI_L			PLI_L		
cHEC_H			cHEC_H		
cHEC_L			cHEC_L		
PTI=100	PFI	EXI=0000	PTI=100	PFI	EXI=0001
UPI=0000 0000			UPI=0000 0000		
tHEC_H			tHEC_H		
tHEC_L			tHEC_L		
网管帧字节			CID		
			SPARE		
			eHEC_H		
			eHEC_L		
FCS, 由 PFI 确定是否存在			网管帧字节		

SE0164 不对网管帧字节作任何操作, 只负责发送和接收, 网管帧字节如何定义由软件来负责。GFP 模式下, SE0164 支持的网管帧字节长度为 4~60。

发送方向, 网管帧字节长度可以通过 NMI\_TX\_LEN 确定, 内容通过 NMI\_RW\_ADDR、NMI\_RW\_DATA 寄存器写入到芯片中, 向 NMI\_TX\_REQ 写入 1 执行一次网管帧的发送。

接收方向, NMI\_RX\_REQ 为 1 表示收到一个网管帧, 网管帧字节长度内容可以通过 NMI\_RX\_LEN 确定, 通过 NMI\_RW\_ADDR、NMI\_RW\_DATA 寄存器从芯片中读出网管帧字节内容。

## 5.2.4 GFP 掉电自动管理帧说明

用于掉电告警上报, 帧长和 GFP 格式带内管理帧相同, 可由用户配置。

当系统检测出掉电事件时, 如果当前 GFP 发送模块处于空闲状态, 则发送完当前 GFP 空闲帧后, 立即发送一个掉电上报的网管帧; 如果处于发送数据帧或者正常网管帧, 则需要等待当前数据帧或者网管帧发送完毕后再插入掉电上报的网管帧。

掉电指示通过 GFP 净荷第一个字节[7:0]中的 BIT4 来指示, 1 为掉电。

## 5.3 WAN\_TEST 测试功能定义

在 SE0163 管脚兼容模式下, 置 WAN\_TEST 管脚为 1, 启动 WAN\_TEST 功能。

在 SE0164 管脚模式下, 置 MODE\_SEL[2:0]管脚为 010, 启动 WAN\_TEST 功能。此时, 发送的网管帧中同时进行远端环回控制。

WAN\_TEST 功能仅在 HDLC 封包格式下有效。

当 SE0164 设定为 WAN\_TEST 测试模式时, 本芯片发送 HDLC 封装的以太网测试帧代替正常发送的以太网数据帧, 网管帧正常发送, 并检测收到的帧是否与发送出去的测试帧相同, 不相同则寄存器 TEST\_OK=0, 表示未收到检测正常的测试帧; 相同则寄存器 TEST\_OK=1, 表示收到检测正常的测试帧。

在寄存器中, TEST\_OK 在每帧接收结束时更新, 若 TEST\_OK 寄存器值为 1, TEST\_OK 寄存器值保持不变, 直到 MCU 读后清除 TEST\_OK 值。

在 SE0163 管脚兼容模式下, WAN\_TEST 测试模式时, 如果测试正确, 则 LED\_WAN\_OK 管脚输出 0, 1 交替变化; 否则 LED\_WAN\_OK 管脚输出 1。

在 SE0164 管脚兼容模式下, WAN\_TEST 测试模式时, 如果测试正确, 则 LED\_TEST 管脚输出 0, 1 交替变化; 否则 LED\_TEST 管脚输出 1。

以太网测试帧定义为 60 字节长, 其值为: FFH\_FFH\_FFH\_FFH\_FFH\_FFH\_CAH\_CBH\_CCH...\_FFH

测试帧由 WAN\_TX 模块插入, 在 WAN\_RX 中检测。配合远端环回控制, 可测试点对点系统工作是否正常。

因自测帧定义为以太网的广播帧, 可在 MII 侧接收测试帧。

# 6 接口功能

## 6.1 WAN 侧接口

在 SE0163 管脚兼容模式下, 由管脚 HDLC\_E1\_SEL 和 CMI\_HDB3\_SEL 选择各种 E1 编码方式或者高速串行接口方式, 如下所示。

工作模式	配置模式选择管脚信号	接口管脚信号
------	------------	--------



	HDLC_E1_SEL	CMI_HDB3_SEL	PE1P_I	PE1N_I	PE1P_0	PE1N_0
高速串行接口	1	X	RXD	CTS	TXD	RTS
CMI 编码模式	0	1	O_RX	O_LOS	O_TX	未使用
HDB3 编码模式	0	0	E1P_I	E1N_I	E1P_0	E1N_0

在 SE0164 管脚模式下，由管脚 WAN\_SEL[1:0] 选择，如下所示。

工作模式	配置模式选择管脚信号	接口管脚信号			
	WAN_SEL[1:0]	PE1P_I	PE1N_I	PE1P_0	PE1N_0
HDB3 接口模式	00	E1P_I	E1N_I	E1P_0	E1N_0
NRZ 接口模式	01	NRZ_D_I	NRZ_C_I	NRZ_D_0	NRZ_C_0
CMI 接口模式	10	O_RX	O_LOS	O_TX	未使用
高速串行接口	11	RXD	未使用	TXD	未使用

在寄存器控制方式下，T\_WAN\_SEL[1:0]/R\_WAN\_SEL 定义与 SE0164 管脚模式 WAN\_SEL[1:0] 定义相同。

E1 接口又分为 HDB3 编码、CMI 编码、NRZ 编码格式。HDB3 编码通过电缆传输，CMI 编码通过光纤传输信号，NRZ 编码与 LIU 芯片通信，速率都是 2.048bit/s。WAN 侧的高速串行接口，是在原有 HDLC 接口上的扩充。使用 HDLC 封包格式，则为标准的 HDLC 接口；增加一个发送字节定位信号 GFP\_TBYTE\_ENI 后，高速串行接口就可以支持 GFP 封包格式。

### 6.1.1 E1 接口（HDB3、CMI、NRZ 编码）

- HDB3 编码使用信号 E1P\_I、E1N\_I、E1P\_0、E1N\_0。
- E1P\_I、E1N\_I 是输入的 HDB3 编码的正负轨数据。
- E1P\_0、E1N\_0 是输出的 HDB3 编码的正负轨数据。
- CMI 编码使用信号 O\_RX、O\_LOS、O\_TX。
- O\_RX 是输入的 CMI 编码的数据。
- O\_TX 是输出的 CMI 编码的数据。
- O\_LOS 是输入的光模块检测到的光信号丢失告警信号。
- E1 接口符合 ITU-T G.703、G.704 标准。

E1 接口又可分为 NRZ 接口，HDB3 接口和 CMI 接口。NRZ 接口使用接收发送各两条数据线传送 NRZ 的时钟和数据信号，连接到外围的数字逻辑芯片或者 LIU 进行处理；HDB3 接口使用接收发送各两条数据线传送 HDB3 编码的正负轨数据，通过电缆传输 E1 数据；CMI 接口通过收发各一根数据线，直接连接光模块，通过光纤传输 E1 数据。

#### 6.1.1.1 时隙配置

E1 接口使用时隙配置的方法来控制流量和实现 E1 的成帧解帧和收发 CRC-4 校验。HDB3、CMI、NRZ 编码都使用相同的配置。由并串转换接口输入的控制信号 TS\_SEL[31:0] 和 TS\_CFG\_SEL 配合使用来确定 E1 的速率。具体配置参考下表：

TS\_CFG\_SEL=1 时，使用 TS\_SEL[31:0] 来配置时隙（具体请参考并串转换电路说明）。

信号	说明
TS_SEL[31:0]	TS_SEL[0] 对应第 0 时隙，TS_SEL[31] 对应第 31 时隙。配置为 1 指示该时隙作为有效数据通道传输 HDLC/GFP 封包数据；配置为 0 指示无效数据通道，不传输 HDLC/GFP 封包数据，而传输 ST_BUS 数据。 特别的，TS_SEL[0] 时隙作为成帧模式和非成帧模式的选择。TS_SEL[0]=0 时



	<p>为成帧模式，此时 TS0 时隙传输 E1 开销信息；TS_SEL[0]=1 时为非帧模式，此时实际上使用了全部 32 个时隙传输封包数据。</p> <p>TS_SEL[16]=0 时 TS16 时隙传输复帧开销信息；TS_SEL[16]=1 时 TS16 时隙传输封包数据。</p>
--	--

注意：TS\_SEL[0]=1 时为非成帧方式，CRC\_EN=1 无效。成帧方式下可以通过 CRC\_EN 来配置 CRC 校验。

SE0163 兼容模式下，无 MCU 模式且 TS\_CFG\_SEL=0 时，通过 PTS\_SEL[4:0]管脚来配置时隙。

SE0164 模式下，无 MCU 模式且 TS\_CFG\_SEL=0 时，通过并串转换电路 TS\_SEL[31:27]来配置时隙。

MCU 寄存器配置模式且寄存器 TS\_CFG\_SEL=0 时，通过寄存器 TS\_SEL[31:27]来配置时隙。

PTS_SEL[4:0]或 TS_SEL[31:27]	配置到封包数据的时隙和个数	配置的速率
0x00	TS0~TS31, 共 32 个; 不传送开销; 不传送 ST_BUS	2.048Mb/s
0x01	TS1, 共 1 个; TS0、16 传送开销; 其他传送 ST_BUS	64Kb/s
0x02	TS1~TS2, 共 2 个; TS0、16 传送开销; 其他传送 ST_BUS	128Kb/s
0x03	TS1~TS3, 共 3 个; TS0、16 传送开销; 其他传送 ST_BUS	192Kb/s
0x04	TS1~TS4, 共 4 个; TS0、16 传送开销; 其他传送 ST_BUS	256Kb/s
0x05	TS1~TS5, 共 5 个; TS0、16 传送开销; 其他传送 ST_BUS	320Kb/s
0x06	TS1~TS6, 共 6 个; TS0、16 传送开销; 其他传送 ST_BUS	384Kb/s
0x07	TS1~TS7, 共 7 个; TS0、16 传送开销; 其他传送 ST_BUS	448Kb/s
0x08	TS1~TS8, 共 8 个; TS0、16 传送开销; 其他传送 ST_BUS	512Kb/s
0x09	TS1~TS9, 共 9 个; TS0、16 传送开销; 其他传送 ST_BUS	576Kb/s
0x0A	TS1~TS10, 共 10 个; TS0、16 传送开销; 其他传送 ST_BUS	640Kb/s
0x0B	TS1~TS11, 共 11 个; TS0、16 传送开销; 其他传送 ST_BUS	704Kb/s
0x0C	TS1~TS12, 共 12 个; TS0、16 传送开销; 其他传送 ST_BUS	768Kb/s
0x0D	TS1~TS13, 共 13 个; TS0、16 传送开销; 其他传送 ST_BUS	832Kb/s
0x0E	TS1~TS14, 共 14 个; TS0、16 传送开销; 其他传送 ST_BUS	896Kb/s
0x0F	TS1~TS15, 共 15 个; TS0、16 传送开销; 其他传送 ST_BUS	960Kb/s
0x10	TS1~TS15、TS17, 共 16 个; TS0、16 传送开销; 其他传送 ST_BUS	1024Kb/s
0x11	TS1~TS15、TS17~TS18, 共 17 个; TS0、16 传送开销; 其他传送 ST_BUS	1088Kb/s
0x12	TS1~TS15、TS17~TS19, 共 18 个; TS0、16 传送开销; 其他传送 ST_BUS	1152Kb/s
0x13	TS1~TS15、TS17~TS20, 共 19 个; TS0、16 传送开销; 其他传送 ST_BUS	1216Kb/s
0x14	TS1~TS15、TS17~TS21, 共 20 个; TS0、16 传送开销; 其他传送 ST_BUS	1280Kb/s
0x15	TS1~TS15、TS17~TS22, 共 21 个; TS0、16 传送开销; 其他传送 ST_BUS	1344Kb/s
0x16	TS1~TS15、TS17~TS23, 共 22 个; TS0、16 传送开销; 其他传送 ST_BUS	1408Kb/s
0x17	TS1~TS15、TS17~TS24, 共 23 个; TS0、16 传送开销; 其他传送 ST_BUS	1472Kb/s
0x18	TS1~TS15、TS17~TS25, 共 24 个; TS0、16 传送开销; 其他传送 ST_BUS	1536Kb/s
0x19	TS1~TS15、TS17~TS26, 共 25 个; TS0、16 传送开销; 其他传送 ST_BUS	1600Kb/s
0x1A	TS1~TS15、TS17~TS27, 共 26 个; TS0、16 传送开销; 其他传送 ST_BUS	1664Kb/s
0x1B	TS1~TS15、TS17~TS28, 共 27 个; TS0、16 传送开销; 其他传送 ST_BUS	1728Kb/s
0x1C	TS1~TS15、TS17~TS29, 共 28 个; TS0、16 传送开销; 其他传送 ST_BUS	1792Kb/s
0x1D	TS1~TS15、TS17~TS30, 共 29 个; TS0、16 传送开销; 其他传送 ST_BUS	1856Kb/s
0x1E	TS1~TS15、TS17~TS31, 共 30 个; TS0、16 传送开销	1920Kb/s

0x1F	TS1~TS31, 共 31 个; TS0 传送开销	1984Kb/s
------	----------------------------	----------

### 6.1.1.2 以太网数据与 ST-BUS 共享 E1 时隙

SE0164 配置带宽时，就是配置以太网业务和 ST\_BUS 数据在 E1 上的时隙分享。未被以太网业务占用的时隙，都分配给 ST\_BUS 数据。(TS0、TS16 时隙例外)

下图是以太网数据和 ST\_BUS 数据共享 E1 时隙的例子。注意，第 16 时隙在不传输以太网数据时，按照 G.704 传输标准格式的语音信令。




图 6-1-1-2 时隙占用示意

如上图，在例子 A 中，E1 工作在 PCM30 模式，MII（以太网数据）带宽没有占用 TS16 时隙，TS16 时隙用于传输信令；在例子 B 中，E1 工作在 PCM30 模式，以太网数据带宽没有占用 TS16 时隙，而是继续占用第 TS16 时隙后的时隙，TS16 时隙用于传输信令；在例子 C 中，E1 工作在 PCM31 模式，MII 带宽占据了 TS16 时隙。

### 6.1.1.3 带宽耦合功能

带宽耦合模式是指在成帧模式下，本端 SE0164 的带宽配置自动跟随对端 SE0164 的带宽配置。无论对端 SE0164 的 TS0~31 时隙如何分配，本端都可以跟踪。其工作原理是：在 E1 成帧下，通过 E1 的 TS0 时隙备用 SA 比特工作在内建帧模式下，两端的 SE0164 可以建立起传递配置信息的通道，从而本端可以得到远端的带宽配置。

可以看出：在备用比特 SA 用于内建帧的通信机制，且备用比特 SA 不会在传输过程中断的情况下，SE0164 才能在带宽耦合模式下正常工作。

带宽耦合功能可以通过 BC\_DISABLEI 进行配置。BC\_DISABLEI=1 时，禁止带宽耦合模式，SE0164 根据本地配置的带宽工作；BC\_DISABLEI=0 时工作在使能带宽耦合模式，从远端获得时隙配置。

**注意：不能将两端 SE0164 同时配置为带宽耦合模式。**

## 6.1.2 高速串行接口

收发串行的 NRZ 码，时钟最高为 50M，高速串行接口为 DTE 方式，接收数据和发送数据的时钟需要由外部输入，可以是不均匀的时钟，但是最小的完整时钟周期应该大于 20ns。可由 TXPOL 管脚配置发送数据用 TXC 的上升或下降沿输出；由 RXPOL 管脚配置接收数据用 RXC 的上升或下降沿采集数据。

高速串行接口信号：

- TXC：高速串行 数据发送时钟。输入时钟最高 50MHz，由外部提供，可不连续。

- TXD: 高速串行 发送数据, TXPOL=1 在 TXC 下降沿输出数据, 否则在 TXC 上升沿输出数据。
- RXC: 高速串行 数据接收时钟。输入时钟最高 50MHz, 由外部提供, 可不连续。
- RXD: 高速串行 接收数据, 在 RXC 的上升沿采样。
- HDLC 接口模式下, 高速串行帧间最少插入两个 7E。
- 增加 GFP\_TBYTE\_ENI 管脚后, 可以传输 GFP 封包数据

## 6.2 SA 通道

SE0164 提供了 3 种 SA 比特通道使用方式。1、透明；2、内建帧；3、字节型。

它是基于 E1 备用 SA 比特建立的。该通道的开启由 SA\_MODI 管脚选择。SA\_MODI 管脚接高电平时, 备用 SA 比特面向用户开放; 接低电平时, 默认 SA 比特可用于 SE0164 的内建通信机制, 传送网管信息。也可将寄存器 SA\_REG\_MODI 配置为 1, 来启动 SA 比特的字节使用模式。

SA 备用比特是指在 G. 704 帧格式中, TS0 时隙的国际备用比特。它出现在奇子帧的 TS0 时隙, 即每 2 个 G. 704 子帧, 包含 5 个备用比特。

在选择光接口或 E1 接口作为 WAN 接口, 且 E1 选择了成帧模式时, SE0164 才具有 SA 通道功能。

### 6.2.1 SA 透明通道传输方式

SE0164 的 SA 透明通道为同步 20kb/s 接口, 包括 4 个信号: SA\_RCKO 为线路恢复的 20KHz 时钟, 用于输出数据定时; SA\_TCKO 为线路发送时钟同步的 20KHz 时钟, 用于输入数据定时; SA\_RDO 为输出的数据, 由线路恢复得到, 在 SA\_RCKO 的上升沿更新; SA\_TDI 为输入的数据, 由 SA\_TCKO 上升沿开始采样。

注意: 这里命名中的“R”、“T”都是相对于线路侧来讲的, 即 SA\_RDO 是指从线路侧接收的数据中恢复出来的备用比特数据, 而 SA\_TDI 是指输送到发送线路的数据。




图 6.2.1 E1 接口的 SA 透明通道

### 6.2.2 备用比特在内建帧通信机制下传输信息的方式

在内建帧通信机制下, 本地带宽配置信息及用户自定义网管字节可以通过备用比特传输到远端, 其中同一奇数子帧的第一个比特为帧定界, 另外 4 个比特用于传输信息。具体帧格式见下图




图 6.2.2 备用比特传输格式

其中，bit4 表示 0 时隙备用比特的 SA4，即最先从 E1 端口发送出的那个比特。

Addr (7:0) 是本地寄存器地址。在这里的值就是 Info1 字节的寄存器地址。Info1、Info0 为寄存器信息字节。

Self\_dff 字节被分为 2 个半字节，循环地传送到远端。

Parity (3:0) 是校验和，计算方式是对字节 Addr (7:0) 到 Self\_dff (7:4/3:0) 进行的比特异或运算。

SE0164 将上图中的比特从左到右，逐比特发送到 E1 通道，将本地带宽配置信息及用户自定义网管字节 Self\_dff 全部发送到远端。

在接收侧，如果备用比特的帧校验错误，该帧的两个信息字节将不被更新。

## 6.2.3 SA 字节方式

### 6.2.3.1 SA 字节方式说明

SA 字节方式，使 SE0164 将备用比特组成字节的透明通道。方法是，每个 G.704 复帧（由 16 个子帧）中的 8 个奇帧的相同位置备用比特组成一个字节。如下图所示：




图 6.2.3 SA 字节方式示意图

### 6.2.3.2 SA 字节方式上报掉电指示功能

GFP, HDLC 两种模式下工作在成帧时, 可以通过 SA 比特上报掉电告警; 通过控制寄存器 0X42 的 BIT3~BIT7 分别独立设置, 分别控制掉电告警通过 SA4, SA5, SA6, SA7, SA8 传送。高电平为告警, 低电平为正常工作。

## 6.3 ST\_BUS 接口

ST\_BUS 接口主要有以下几个信号:

**STBUS\_PULSE0** : ST\_BUS 的 500Hz 的复帧定位信号输出, 用于定义 E1 复帧的起始位置, 在复帧的第 15 子帧 31 时隙最后一个比特出现的同时, 输出一个时钟周期的高电平脉冲;

**STBUS\_CLK0**: ST\_BUS 的 2.048MHz 时钟输出, 用于采样输入数据和更新输出数据, 同时也输出 STBUS\_PULSE0 复帧定位信号;

**STBUS\_DI** : ST\_BUS 的数据输入;

**STBUS\_DO** : ST\_BUS 的数据输出。

特别地, TS16 时隙由 ST\_BUS 占用时, 只能用于传输信令。如下图所示, SE0164 会自动在复帧的 F0 号子帧的 TS16 时隙上插入复帧同步码和复帧对告码, 其余子帧 (F1~F15) 的 TS16 可以传送信令。




图 6.3-1 TS16 时隙在 G.704 复帧中的作用




图 6.3-2 ST\_BUS 连接示意图

ST\_BUS 用于语音接入时，通过 CPLD 产生信令，连接 CODEC。ST\_BUS 作为业务接口，与以太网共享 E1 的带宽。

## 6.4 以太网侧接口

- 以太网侧接口为标准的 10/100M MII 接口，但不处理收发出错信号，即 RX\_ERR 和 TX\_ERR 信号。
- MII 接口时钟 MRX\_CLK 和 MTX\_CLK 由外部器件提供。
- MII 接口数据速率 2.5MHz 和 25MHz 自动适应。
- MII 接口支持 MDIO 接口，自适应 PHY 的工作状态。

## 6.5 SDRAM 接口

SDRAM 控制器实现了与外部的 SDRAM 的无缝连接，SDRAM 容量为 1M×16bit，时钟使用系统时钟 65.536MHz，数据宽度 16bit。

实际在接收以太网数据使用的缓存空间是可调整的。SE0164 的缓存容量是在抵抗大量突发数据与避免过大的拥塞时延之间取得平衡，因此 SE0164 提供了大小两种缓存容量的模式选择。

SE0164 外部也可连接 64Mbit SDRAM。此时需要将 SDRAM BANK 地址选择的高位固定接 0，地址最高位接 0，数据线高 16 位接 0。

## 6.6 配置和告警指示管脚

### 6.6.1 告警和指示

本芯片的告警指示为即时告警指示，指示本地告警。远端告警通过访问寄存器了解。

- LED\_LOS: 本地 E1 接口的告警指示，指示线路信号丢失，HDB3 和 CMI 编码都可以指示。告警时置 0，外接红色 LED 可以指示告警。产生中断请求。
- LED\_AIS: 本地 WAN 侧接口的告警指示，指示接收到的连续 1024 个数据中零的个数少于三个，高速串行接口和 E1 接口都可以指示。告警时置 0，外接红色 LED 可以指示告警。产生中断请求。
- LED\_RLOS、LED\_RAIS: 远端设备 E1 接口的告警指示和 WAN 侧接口告警指示，通过网管帧传输到本地，如果网管帧功能关闭，这两个指示无意义。告警时置 0，外接红色 LED 可以指示告警。
- LED\_POWER\_OFF: 远端设备掉电告警指示。远端设备在掉电瞬间接收到通过外部电压检测器检测到工作电压低于 4.5V 时的告警指示，就会强制发送网管帧，携带掉电告警指示。有告警时输出 0，外接红色 LED 可以指示告警。产生中断请求。
- LED\_RLINK\_DOWN: 远端设备以太网连接中断告警指示。通过网管帧传输到本地，如果网管帧功能关闭，这两个指示无意义。告警时置 0，外接红色 LED 可以指示告警。
- WAN\_RX: WAN 侧接收数据指示。0: WAN 侧有数据正在接收，外接绿色 LED 可以指示接收端通信状态。
- WAN\_TX: WAN 侧发送数据指示。0: WAN 侧有数据正在发送，外接绿色 LED 可以指示发送端通信状态。

### 6.6.2 芯片自测模式和环回设置

- 在 SE0163 管脚兼容模式下，MODE\_SEL[2:0]控制各种环回功能：
  - 000: 正常工作模式。
  - 001: 本地正常工作模式，远端 WAN 侧 E1 输入线路环回（远端 L1 环回）。
  - 010: 本地正常工作模式，远端 WAN 侧 NRZ 输入环回（远端 L2 环回）。
  - 011: 本地正常工作模式，远端 WAN 侧 MII 接口输出环回（远端 L6 环回）。
  - 100: 本地 MII 侧 FIFO 环回（本地 L3 环回）。
  - 101: 本地 MII 侧 NRZ 输出环回（本地 L5 环回）。
  - 110: 本地 WAN 侧 E1 线路输入环回（本地 L1 环回）。
  - 111: 本地 WAN 侧 NRZ 输入环回（本地 L2 环回）。MODE\_SEL[2:0]=001、010、011 时，通过向远端设备发送 SE0162/SE0163 格式 HDLC 网管帧，控制远端设备进行环回。
- 在 SE0164 管脚模式下或者寄存器控制方式下，MODE\_SEL[2:0]作为测试和环回设置如下（具体环回路径参考 [SE0164 功能模块框图](#)）：
  - 000: 正常工作模式（初值）。
  - 001: SDRAM 测试模式（SDRAM\_TEST）。



- 010: WAN 测试模式 (WAN\_TEST)。
- 011: PRBS 测试模式 (PRBS\_TEST)。
- 100: 本地 WAN 侧线路环回 (L1 环回)。
- 101: 本地 WAN 侧 NRZ 输入环回 (L2 环回, )。
- 110: 本地 MII 侧 FIFO 环回 (L3 环回)。
- 111: 本地 MII 侧线路环回 (L4 环回)。

- SDRAM 测试模式:

在 SE0163 管脚兼容模式下, SDRAM\_TEST=1; 或者 SE0164 管脚模式下, MODE\_SEL[2:0]=001, 设置 SDRAM 测试模式启动, 通过管脚 LED\_SDRAM\_OK (SE0163 管脚兼容模式) 或者 LED\_TEST (SE0164 管脚模式) 检查结果。

SDRAM 测试模式下, 芯片内部 SDRAM 控制器自动产生读写外部 SDRAM 操作, 自动检测存取数据是否正确。若存取数据正确, LED\_SDRAM\_OK/LED\_TEST 值为 0 和 1 交替变化, 外接绿色 LED 可以通过闪烁指示测试正常; 若存取数据错误, 则 LED\_SDRAM\_OK/LED\_TEST 指示为 1, 外接绿色 LED 显示为长灭。

正常模式下, 芯片内部 SDRAM 控制器正常控制数据存取。LED\_SDRAM\_OK (SE0163 管脚兼容模式) 指示为 0, 外接绿色 LED 显示为长亮; LED\_TEST (SE0164 管脚模式) 报告环回检测结果。

- WAN\_TEST 测试模式: 在 SE0163 管脚兼容模式下, WAN\_TEST=1; 或者 SE0164 管脚模式下, MODE\_SEL[2:0]=010, 设置 WAN\_TEST 测试模式启动, 通过管脚 LED\_WAN\_OK (SE0163 管脚兼容模式) 或者 LED\_TEST (SE0164 管脚模式) 检查结果。

WAN\_TEST 测试模式下, SE0164 工作在测试模式。此时 E1 接口或高速串行接口发送端发送测试帧, 接收端检测接收到的数据帧。并自动检测是否为测试帧, 数据是否正确。若收到的数据帧为正确的测试帧, LED\_WAN\_OK/LED\_TEST 值为 0 和 1 交替变化, 外接绿色 LED 可以通过闪烁指示测试正常; 若收到的数据帧为错误帧或者没有收到测试帧, 则 LED\_WAN\_OK/LED\_TEST 指示为 1, 外接绿色 LED 显示为长灭。

注意在 SE0164 管脚模式 HDLC 封包协议下, WAN\_TEST 模式同时发送网管帧进行远端环回控制。此时远端设备收到网管帧后, 执行 WAN 侧线路环回。

正常模式下, SE0164 工作在正常模式。此时 E1 接口或高速串行接口正常收发数据。LED\_WAN\_OK (SE0163 管脚兼容模式) 指示为 0, 外接绿色 LED 显示为长亮; LED\_TEST (SE0164 管脚模式) 报告环回检测结果。

- WAN 侧伪随机码 (PRBS\_TEST) 测试模式: SE0164 管脚模式下, MODE\_SEL[2:0]=011, 设置测试模式启动, 通过管脚 LED\_TEST 检查结果。SE0163 管脚兼容模式下无此功能。

PRBS\_TEST 测试模式下, SE0164 工作在测试模式。此时 E1 接口或高速串行接口发送端发送  $2^{15}-1$  码型的伪随机数据, 根据时隙配置有效的时隙内发送, 接收端根据时隙配置有效的时隙检测接收到的数据帧, 自动检测伪随机码是否码型失步或者误码。若收到的数据码型失步或者误码, LED\_TEST 值为 0 和 1 交替变化, 外接绿色 LED 可以通过闪烁指示测试正常; 若收到的数据错误, 则 LED\_TEST 指示为 0, 外接绿色 LED 显示为长亮。

## 6.7 MCU 接口

- SE0164 的 MCU 接口有 SPI 接口、I<sup>2</sup>C 接口和 UART 接口, 只能同时使用一种接口读写寄存器。



- SPI 接口、I<sup>2</sup>C 接口是从设备模式接口，可由外部 MCU 控制读写芯片内的寄存器。
- UART 接口是速率固定为 19200 波特率。通过管脚 UART\_CFG 选择菊花链或者星型链配置方式。
- SE0164 的 INT 管脚是 MCU 中断请求，当有中断告警时产生。

### 6.7.1 SPI 接口:

如果使用一个网管 MCU 通过 SPI 接口监控多个 SE0164 芯片时，每个 SPI 接口的时钟 (SPI\_CLK) 可以共用，数据 (SPI\_DI) 也可以共用，通过控制各 SE0164 芯片的片选 (SPI\_CS) 来得到各自的数据 (SPI\_DO)。SPI\_DO 数据输出是三态的，可以把多个 SE0164 芯片的 SPI\_DO 线与在一起接入网管 MCU。

SE0164 在 SPI\_CLK 上升沿读 SPI\_DI 的数据，在下降沿输出 SPI\_DO 数据。每次只读或者读写周期开始前，在 SPI\_CS 为高电平期间至少需要产生两个周期的 SPI\_CLK 时钟，以保证内部 SPI 接口的复位。

SPI 接口每次读写时首先由 MCU 在第一个字节发送寄存器地址和控制位，由控制位指示是只读或读写操作。从第二个字节开始读写数据。串行收发时每字节的 MSB 在前首先发送，多字节方式寄存器地址自动增加，由 SPI\_CS 判别读写是否结束。当控制位中 W=0 时，只进行读操作，控制位中 W=1 时，进行读写操作，即读出旧的数据，写入新的数据。

#### 单字节只读:

D7 (控制位)	D6	D5...D0
W=0	保留	寄存器地址
数据		

#### 多字节只读:

D7 (控制位)	D6	D5...D0
W=0	保留	起始寄存器地址
数据 0		
...		
数据 N		

#### 单字节读写:

D7 (控制位)	D6	D5...D0
W=1	保留	寄存器地址
数据		

#### 多字节读写:

D7 (控制位)	D6	D5 - D0
W=1	保留	起始寄存器地址
数据 0		
...		
数据 N		

## 6.7.2 I<sup>2</sup>C 接口:

SE0164 支持标准的 100Kb/s I<sup>2</sup>C 总线 SLAVE 工作模式。指令格式见下表:

I<sup>2</sup>C 指令说明表

名称	比特数	含义
S	1	启动一个 I <sup>2</sup> C 指令
A/ $\bar{A}$	1	应答比特, A (为 '0') 表示应答并等待, $\bar{A}$ ('1') 表示非应答, 其后要求跟一个停止位。
R/W	1	'1' 表示读, '0' 表示写。
SR	1	在 I <sup>2</sup> C 指令发送中重新开始一个 I <sup>2</sup> C 指令。
CHIP_ADDR	7	网管站地址, 为 UART 站地址的低 7 位。即 I <sup>2</sup> C 模式下, 最大管理站数据为 128。
REG_ADDR	8	寄存器基地址。
RD_DATA	8	读出的字节数据。
WR_DATA	8	写入的字节数据
P	1	停止位

写 SE0164 寄存器指令为: 给出启动比特, 给出网管站地址和读写比特 ('0' 表示写), 等待 SE0164 回应, 得到回应后输出 8 位的寄存器地址, 再等待 SE0164 回应, 得到回应后输出要写入的数据, 再等待 SE0164 回应, 给出结束位。

读 SE0164 寄存器指令方式 1 为: 给出启动比特, 给出网管站地址和读写比特 ('0' 表示写), 等待 SE0164 回应, 得到回应后输出 8 位的寄存器地址, 再等待 SE0164 回应, 得到回应后输出重新开始 I<sup>2</sup>C 比特, 重新给出站地址和读写比特 (此时为 '1'), 即可得到 SE0164 的输出数据, 每得到一个字节需要输出一个应答比特。SE0164 会以给出的寄存器地址为基地址, 自动累加, 连续读出下一个寄存器的值, 直到主设备发出非应答和停止指令。**建议每次只读一个寄存器。**

SE0164 的 I<sup>2</sup>C 器件地址从并串转换电路获得。

### I<sup>2</sup>C Write the SE0164 Normal Register





图 6.7.1-1 I<sup>2</sup>C 总线写时序

### I<sup>2</sup>C Read the SE0164 Register





图 6.7.1-2 I<sup>2</sup>C 总线读时序

## 6.7.3 UART 接口:

### 6.7.3.1 通信协议 :

PC 机与 SE0164 的 UART 通信协议格式如下:

7E	81	ADDR_B	ADDR_Inter_H	ADDR_Inter_L	DATA_H	DATA_L
----	----	--------	--------------	--------------	--------	--------


其中:

字节 7E, 81	为同步字节.																
字节 ADDR_B	为站点地址, 最多可以连接 256 个站点, 其取值 0-255																
字节 ADDR_Inter_H	为 SE0164 的内部寄存器地址的高位, 其取值格式为																
	<table border="0" style="margin-left: 40px;"> <tr> <td>bit7</td><td>bit6</td><td>bit5</td><td>bit4</td><td>bit3</td><td>bit2</td><td>bit1</td><td>bit0</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td>0</td><td>RD/WR</td><td>X</td><td>X</td><td>X</td> </tr> </table>	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	0	0	0	0	RD/WR	X	X	X
bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0										
0	0	0	0	RD/WR	X	X	X										
字节 ADDR_Inter_L	为 SE0164 的内部寄存器地址的低位, 其取值格式为																
	<table border="0" style="margin-left: 40px;"> <tr> <td>bit7</td><td>bit6</td><td>bit5</td><td>bit4</td><td>bit3</td><td>bit2</td><td>bit1</td><td>bit0</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td>0</td><td>X</td><td>X</td><td>X</td><td>X</td> </tr> </table>	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	0	0	0	0	X	X	X	X
bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0										
0	0	0	0	X	X	X	X										
字节 DATA_H	为所配置寄存器的数据的高位, 其取值格式为																
	<table border="0" style="margin-left: 40px;"> <tr> <td>bit7</td><td>bit6</td><td>bit5</td><td>bit4</td><td>bit3</td><td>bit2</td><td>bit1</td><td>bit0</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td>0</td><td>X</td><td>X</td><td>X</td><td>X</td> </tr> </table>	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	0	0	0	0	X	X	X	X
bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0										
0	0	0	0	X	X	X	X										
字节 DATA_L	为所配置寄存器的数据的低位, 其取值格式为																
	<table border="0" style="margin-left: 40px;"> <tr> <td>bit7</td><td>bit6</td><td>bit5</td><td>bit4</td><td>bit3</td><td>bit2</td><td>bit1</td><td>bit0</td> </tr> <tr> <td>0</td><td>0</td><td>0</td><td>0</td><td>X</td><td>X</td><td>X</td><td>X</td> </tr> </table>	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	0	0	0	0	X	X	X	X
bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0										
0	0	0	0	X	X	X	X										

- 注:
1. 字节 ADDR\_Inter\_H 的 bit3 为 RD/WR  
其中: 0 : RD , 1 : WR
  2. 字节 DATA\_H, DATA\_L 的取值如下:
    - a. 在 RD 的情况下  
DATA\_H 的取值 : 0x00  
DATA\_L 的取值 : 0x00
    - b. 在 WR 的情况下  
DATA\_H 的取值 : 所要配置寄存器的 8 位数据的高 4 位  
DATA\_L 的取值 : 所要配置寄存器的 8 位数据的低 4 位
  3. 在读、写操作后, 返回的 ADDR\_Inter\_H 数据中, 仍然包括着 bit3 (RD/WR), 用户可以比较察看刚才的操作

UART 采用 19200 波特率, 8 位数据格式+奇校验+停止位.

### 6.7.3.2 参考框图:




- 注：1. 因为 UART\_TX 输出为三态，所以应接上拉电阻
2. 在 SE0164 中，MCU 使用 UART 接口时，地址配置信息请参考**并串转换接口的说明**。
3. UART 在不同配置模式下的应用，具体的配置模式是通过管脚 UART\_CFG 实现的，当 UART\_CFG = 1 时，为菊花链模式，当 UART\_CFG = 0 时，为星型模式。

例：当 PC 发出 UART 帧给 SE0164 时，假设 UART\_CFG = 1（菊花链模式），这时当地址为 0x00 的站点检测到此 UART 帧不属于该站点时，则 SE0164 的 UART 接口自动将该帧进行转发，转给下一个站点。


注：自动转发功能只适用于菊花链配置，不适用于星型配置

### 6.7.3.3 UART 接口的典型应用

#### 1. 星型网配置



#### 2. 菊花链式配置



注：UART\_TX 必须接上拉电阻


## 6.8 并串转换接口：

SE0164 提供一个与外部并串转换器件连接的并串转换接口，可以为用户提供更多的更灵活的操作配置。可以通过并串转换接口配置的信息总共 48 比特，最多需要六片 74HC165。分如下三类：1、使用 E1 接口的时隙配置信号 TS\_SEL[31:0]。2、使用 UART/I<sup>2</sup>C 接口的地址信息 CHIP\_ADDR[7:0]。3、用户自定义的信息 USER\_INFO[7:0]。用户可以根据自己的需要，使用全部或者部分配置信息，不使用的配置信息可以不用外部并串转换器件配置，以减少使用器件和 PCB 板面积。


如下表所示，我们根据芯片接口的配置模式来确定数据的优先排序方式，需要使用的配置信息被安排在优先输入的位置，不需要使用的配置信息被安排在最后输入的位置。仅给需要配置的信息使用并串转换芯片，不需要的信息不使用并串转换芯片。

TS_CFG_SEL	UART_SPI_SEL	并行信息比特位置定义[47:0]
0(字节模式)	0	USER_INFO[7:0], CHIP_ADDR[7:0], TS_SEL[31:0] (TS_SEL 无意义)
0(字节模式)	1	CHIP_ADDR[7:0], USER_INFO[7:0], TS_SEL[31:0] (TS_SEL 无意义)
1(比特模式)	0	TS_SEL[31:0], USER_INFO[7:0], CHIP_ADDR[7:0]
1(比特模式)	1	TS_SEL[31:0], CHIP_ADDR[7:0], USER_INFO[7:0]

1. 并串转换芯片的时钟必须采用 SE0164 输出的 2.048MHz 时钟, 并串转换芯片可以采用 74HC165 芯片进行级连 (具体请参考如下并串转换电路)。SE0163 管脚兼容模式时使用 CLK\_2M 作为并串转换芯片时钟; SE0164 管脚模式时使用 MDC。
2. 芯片加电工作后, 产生 P2S\_LOAD\_EN 低有效的信号, 并行数据异步置入到并串转换芯片 (74HC165) 内部, P2S\_LOAD\_EN 信号变高后, 并串转换器件在 CLK\_2M 时钟的上沿将数据按照由高到低的优先级通过管脚 P2S\_INFO\_IN 串行输入到 SE0164 内部, 然后在芯片内部作串并转换, 产生 48 比特的配置信息。这些信息可以通过寄存器 0x28H, 0x29H, 0x2AH, 0x2BH, 0x2CH, 0x2DH 读出, 以便监测是否配置正确。




串行配置接口的连接方法



串行配置信号示意图

## 6.9 状态告警指示灯接口:

SE0164 提供丰富的工作状态指示信号和告警指示信号，通过外部串接不同颜色的 LED 能够及时地清楚指示芯片工作情况。我们建议客户使用绿色 LED 显示状态信息，使用红色 LED 显示告警信息。这些信号输出管脚输出低电平时为有效信号，所以需要串接到外部 LED 的负极，然后通过 LED 的正极串接一个电阻，连接到电源上。如下图所示：



## 7 工作模式说明

### 7.1 无 MCU 工作模式

SE0164 可在无 MCU 的情况下按寄存器初值工作，此时只有基本功能，包括：

- 上电后工作于正常模式，可完成数据帧的正常收发。
- 不能定义输入、输出网管帧用户定义位或字节。
- 无中断输出。
- 由 HDLC\_E1\_SEL/CMI\_HDB3\_SEL 或者 WAN\_SEL[1:0] 管脚选择 E1 接口编码方式或高速串行接口。
- 由 TXPOL, RXPOL 管脚控制高速串行接口收发时钟和数据的相位关系。
- 管脚 PMII\_AUTO\_CONF 和 PWORK\_M\_SE 配置 MII 端口双工模式。
- MAC\_ADD\_EN 管脚配置地址过滤功能。
- 管脚 MODE\_SEL[2:0]/SDRAM\_TEST/WAN\_TEST 选择本地工作模式，环回模式和测试模式。
- 支持 SE0162, SE0163 网管帧和中国移动标准网管帧的远端状态指示和远端控制。
- SE0164 管脚模式支持 HDLC/GFP 封包方式，SE0163 管脚兼容模式仅支持 HDLC 封包方式。

### 7.2 有 MCU 工作模式

通过控制寄存器可实现 SE0164 的所有管脚功能以及所有寄存器功能。

主要增加有：

- 网管帧正常收发，通过请求来发送和接收网管帧，并由 MCU 对发送和接收的网管帧处理。
- WAN 接口的流量可由寄存器设置。原理是在 WAN 发送的数据帧中插入数量可以调整的空闲帧，来调节有效数据帧在接口带宽内的比例。E1 接口流量初值为 2M，HDLC 接口流量初值为 TXC 的时钟频率，并且流量都可以按照初值的 0.5 的 n 次方递减 (n=0, 1, 2, 3, 4, 5, 6, 7)。
- 用户可以自己定义网管帧中的用户定义位和字节的收发。
- 通过寄存器了解收发数据帧统计数据。
- SE0163 管脚兼容模式下支持中断。
- 使能/禁止 MII/WAN 侧收发
- 使能本地/远端在 HDLC 封包格式下的流量控制功能。
- 使能/禁止广播帧带宽限制功能，以防止广播风暴。

寄存器控制模式下，SE0164 可以工作在正常模式和环回测试模式下。

## 7.3 正常模式

- 当控制寄存器 MODE\_SEL=000, SE0164 工作在正常模式。此时 MII 接口、E1 接口或高速串行接口正常收发数据。
- WAN 接口的流量可由寄存器设置。E1 接口模式下流量初值为 2.048Mbit/s; 高速串行模式下流量等于 TXC 的时钟速率。

## 7.4 测试模式

- 当控制寄存器 MODE\_SEL=001 时, SE0164 工作在 SDRAM 接口测试模式。此时 SE0164 工作在测试模式。芯片内部 SDRAM 控制器自动产生读写外部 SDRAM 操作, 自动检测存取数据是否正确。若存取数据正确, 并通过管脚 LED\_TEST 进行指示。
- 当控制寄存器 MODE\_SEL=010 时, SE0164 工作在 WAN 侧接口测试模式。此时 E1 接口或高速串行接口正常接收数据, 但不发送数据帧, 只发送测试帧和正常网管帧。网管帧发送与正常工作模式相同。WAN 侧接收到测试帧后检测数据是否正确, 并通过管脚 LED\_TEST 进行指示。通过电缆自环连接可以实现单板的测试; 结合远端环回控制, 可实现系统的自测功能。
- 当控制寄存器 MODE\_SEL=011 时, SE0164 工作在 WAN 侧 PRBS 接口测试模式。检查 LED\_TEST 指示灯, 如果指示灯闪烁, 说明测试正常; 如果指示灯无闪烁, 说明出现故障, 检查管脚焊接是否短路, 虚焊, 连接线是否导通等故障。该测试模式下可以与 E1 测试仪表连接进行测试。

## 7.5 环回设置

- 本地 E1 线路输入环回 (L1 环回)

如 [SE0164 结构框图](#) 的环回路径 L1 所示, SE0164 由 E1P\_I、E1N\_I 输入的串行数据直接从 E1P\_0、E1N\_0 输出。该环回可测试 SE0164 所接 E1 侧外部电路是否正常。在远端测试时, 主要用于测试 E1 线路是否正常。该环回可由寄存器 MODE\_SEL[2:0]=100 设置。

- 本地 NRZ 输入环回 (L2 环回)

如 [SE0164 结构框图](#) 的环回路径 L2 所示, SE0164 由 E1P\_I、E1N\_I 输入的串行数据, 经 HDB3 解码后环回, 再经 HDB3 编码后从 E1P\_0、E1N\_0 输出主要测试输入抖动容限的指标。该环回可由芯片管脚或寄存器 MODE\_SEL[2:0]=101 设置。

- FIFO 环回 (L3 环回)

如 [SE0164 结构框图](#) 的环回路径 L3 所示, SE0164 从 TX\_FIFO 输出直接环回到 RX\_FIFO。该环回可测试 SE0164 的 MII 接口 MAC 电路和 FIFO 是否正常。该环回可由寄存器 MODE\_SEL[2:0]=110 设置。

- MII 接口输入线路环回 (L4 环回)

如 [SE0164 结构框图](#) 的环回路径 L4 所示, SE0164 的 MII 侧输入数据, 直接环回到 MII 接口输出。该环回可测试 MII 接口电路是否正确。该环回可由寄存器 MODE\_SEL[2:0]=111 设置。

- 本地 E1 线路输入环回 (L5 环回)

如 [SE0164 结构框图](#) 的环回路径 L5 所示, SE0164 的 LINE 侧输出数据, 在芯片内部直接环回到 LINE 输入。芯片测试使用。该环回只能由寄存器 LINE0\_LOOP (08H\_7) 设置。

- MII 接口输出线路环回 (L6 环回)

如 [SE0164 结构框图](#) 的环回路径 L6 所示, SE0164 的 MII 侧输出数据, 在芯片内部直接环回到 MII 输入。芯片测试使用。该环回只能由寄存器 MII0\_LOOP (08H\_6) 设置。

## 8 时钟和复位

### 8.1 芯片复位和时钟

- HRST\_N: 芯片硬件复位输入。低电平复位。复位电路详细参考 8.2。
- SRST: 芯片软件复位。写入 1 则复位电路。当通过 MCU 接口写此位寄存器时, 能产生一个复位脉冲进行芯片内部电路复位, 寄存器模块本身不复位。
- RSTOUT\_P: 芯片内部复位输出。1: 复位。控制外围电路复位。
- RSTOUT\_N: 芯片内部复位输出。0: 复位。控制外围电路复位。
- SDRAM\_CLK: 芯片系统时钟 65.536MHz, 50% 占空比,  $\pm 20\text{ppm}$  频率准确度, 输入。
- CLK\_2M: 芯片时钟输出, 2.048MHz 是系统时钟 65.536MHz 的 32 分频, 提供给外部并串转换器件使用。
- MDC: 芯片时钟输出, 用于连接 PHY 器件
- RXC: 高速串行接口接收时钟。由外部提供, 最高瞬时频率小于 50MHz, 可以是缺口时钟。
- TXC: 高速串行接口发送时钟。由外部提供, 最高瞬时频率小于 50MHz, 可以是缺口时钟。
- MRX\_CLK: MII 接口接收时钟, 2.5M 或 25M。由外部提供。
- MTX\_CLK: MII 接口发送时钟, 2.5M 或 25M。由外部提供。

### 8.2 复位电路

- HRST\_N: SE0164 系统硬复位, 将复位所有电路。施密特触发器输入管脚, 低电平复位。通过普通的 RC ( $R=10\text{k}$  欧姆,  $C=10$  微法) 复位电路即可实现。如图 8.2 所示。




图 8.2 硬件复位 HRST\_N 的产生

- SRST: SE0164 系统软复位, 不复位控制寄存器。由寄存器设置, 写入 1 复位有效。
- RRST: 远端控制复位, 功能与 SRST 相似。由远端网管帧设置。若接收的网管帧中 RRST=1, 则产生一个软复位脉冲进行复位, 并清 RRST=0。注意: 在使用远端设置功能时, 应置本地芯片的远端控制使能寄存器 RCTL\_EN=1。

## 9 中断处理

### 9.1 中断源和屏蔽

- 系统告警，由寄存器 0x30H 中比特 7 到比特 0 的告警组成：  
 TNMF\_INT：发送网管帧中断标志寄存器  
 LOS\_INT：本地 E1 接口 LOS 状态变化中断标志寄存器。  
 AIS\_INT：本地 E1 接口 AIS 状态变化中断标志寄存器  
 LOOP\_INT：本地 WAN 侧环回检测状态变化中断标志寄存器。  
 LINK\_INT：本地 MII 接口连接状态变化中断标志寄存器。  
 POWER\_INT：本地掉电检测状态变化中断标志寄存器。  
 RNMF\_INT：接收网管帧中断标志寄存器。
- 系统告警中断时能控制，所有中断可以单独的使能中断，缺省禁止中断。
- LOS, AIS, LOOP\_FIND, LINK\_DOWN, POWER\_DOWN 的当前状态可以从寄存器中读出。
- INT\_POL (0x02H 比特 6) 为中断极性设置。INT\_POL=0 时，INT=1 指示有中断；INT\_POL=1 时，INT=0 指示有中断。使用无 MCU 模式下，INT\_POL 缺省为 0，中断不能使用，INT 输出 0。

### 9.2 中断处理

任意一个中断源有中断请求，在 INT\_EN=1 时，INT 产生中断。MCU 响应中断后，使 INT\_EN=0，然后查询每一个中断源，读任意一个中断源寄存器后将清除其中断请求。MCU 根据中断源请求处理中断，MCU 处理完当前中断后，使 INT\_EN=1，允许下次中断。

## 10 寄存器说明

### 10.1 芯片版本信息寄存器

地址	比特	名称	类型	初值	功能描述
00H	7:0	SE0164	R	01H	型号：SE0164.
01H	7:0			64H	

### 10.2 全局控制和配置寄存器

地址	比特	名称	类型	初值	功能描述
02H	7	SRST	W/R	0B	芯片软复位。 0：正常； 1：复位。 软复位能够复位芯片全部功能模块，但不复位寄存器配置。



6	INT_POL	W/R	0B	管脚中断输出有效电平选择。仅 SE0163 兼容模式下有效，注意 SE0164 管脚模式下没有中断管脚输出。 0: 低电平有效指示中断； 1: 高电平有效指示中断。
5	CTL_SEL	W/R	0B	芯片控制方式选择：用于选择本地控制信号由管脚或寄存器输入。 0: 由管脚输入； 1: 由寄存器输入。
4	FIFO_RST_EN	W/R	1B	异常状态复位使能。在 SE0164 的芯片内部设计有 FIFO 自检和复位电路。若使能该电路，在 FIFO 异常时将复位整个芯片。 0: 不使能； 1: 使能
3	WAN_RX_EN	W/R	1B	WAN 侧接收使能 0: 禁止 WAN 侧接收数据帧。 1: 允许 WAN 侧接收数据帧。
2	MII_TX_EN	W/R	1B	以太网侧发送数据使能。 0: 禁止以太网侧发送数据帧。 1: 允许以太网侧发送数据帧。
1	MII_RX_EN	W/R	1B	以太网侧接收数据使能。 0: 禁止以太网侧接收数据帧 1: 允许以太网侧接收数据帧
0	DIS_LOOP_FIND	W/R	1B	禁止 WAN 侧环回检测功能。 0: 使能 WAN 侧环回检测； 1: 禁止 WAN 侧环回检测。  在芯片复位、WAN 侧从 AIS/LOS/LOF 状态恢复到正常状态时，如果使能 WAN 侧环回检测，则首先检测 WAN 侧线路是否环回，如果环回，则通过寄存器报告环回状态；没有环回，则进入正常工作。  具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置（注意 SE0163 管脚兼容模式下无 DIS_LOOP_FIND 管脚，该管脚输入认为是 1）；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。



03H	7:6	T_WAN_SEL[1:0]	W/R	00B	<p>具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。</p> <p>注意当 CTL_SEL=0 时，在 SE0163 管脚兼容模式下，T_WAN_SEL[1:0] 直接反映 HDLC_E1_SEL 管脚和 CMI_HDB3_SEL 管脚的状态；在 SE0164 管脚模式下，T_WAN_SEL[1:0] 直接反映 WAN_SEL[1:0] 管脚的状态。这两种管脚模式下管脚定义不同。</p> <p>当 CTL_SEL=1 时，T_WAN_SEL[1:0] 作为 WAN 发送接口选择，控制 WAN 侧发送接口类型。 00: 选 E1 接口，HDB3 模式； 01: 选 E1 接口，NRZ 模式； 10: 选 E1 接口，CMI 模式； 11: 选高速串行接口模式。</p>
	5	TS_CFG_SEL	W/R	0B	<p>时隙配置模式选择，高速串行接口下无意义。 0: 使用 TS_SEL[31:27] 来配置时隙； 1: 使用 TS_SEL[31:0] 来配置时隙。 具体配置参考<a href="#">时隙配置</a>章节。</p> <p>具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。 注意：当配置成帧模式下（即 TS0 传送开销，不传送净荷），BC_DISABLEI=0 时（使能带宽耦合模式），时隙选择通过 SA 比特从对端设备获得。</p>
	4	CLOCK_SEL	W/R	0B	<p>本地发送时钟选择。 0: E1 接口主时钟模式。使用本地 65.536MHz 晶振输入时钟的 32 分频后的 2.048MHz 时钟作为 E1 接口输出的发送时钟。 1: E1 接口跟随时钟模式。使用从本地 E1 接口输入信号中提取的 2.048MHz 时钟作为 E1 接口输出的发送时钟。 仅用于 E1 接口模式。</p> <p>具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置（SE0163 管脚兼容模式下没有 CLOCK_SEL 管脚，该管脚输入认为是 0）；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。</p>



	3	WAN_NEG_OUT	W/R	0B	<p>高速串行接口和 E1 接口 NRZ 模式下发送数据时钟沿选择。</p> <p>0: TXD/NRZ_D_0 在 TXC/NRZ_C_0 的上升沿输出； 1: TXD/NRZ_D_0 在 TXC/NRZ_C_0 的下降沿输出。</p> <p>具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。</p>
	2	WAN_NEG_IN	W/R	0B	<p>高速串行接口和 E1 接口 NRZ 模式下接收数据时钟沿选择。</p> <p>0: RXD/NRZ_D_I 在 RXC/NRZ_C_I 的上升沿被采样。 1: RXD/NRZ_D_I 在 RXC/NRZ_C_I 的下降沿被采样。</p> <p>具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。</p>
	1:0	R_WAN_SEL[1:0]	W/R	00B	<p>具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。</p> <p>注意当 CTL_SEL=0 时，在 SE0163 管脚兼容模式下，R_WAN_SEL[1:0] 直接反映 HDLC_E1_SEL 管脚和 CMI_HDB3_SEL 管脚的状态；在 SE0164 管脚模式下，R_WAN_SEL[1:0] 直接反映 WAN_SEL[1:0] 管脚的状态。这两种管脚模式下管脚定义不同。</p> <p>当 CTL_SEL=1 时，R_WAN_SEL[1:0] 作为 WAN 发送接口选择，控制 WAN 侧发送接口类型。</p> <p>00: 选 E1 接口，HDB3 模式； 01: 选 E1 接口，NRZ 模式； 10: 选 E1 接口，CMI 模式； 11: 选高速串行接口模式。</p>



04H	7	BC_DISABLEI	W/R	1B	<p>带宽耦合模式选择。</p> <p>0: 使能带宽耦合模式。</p> <p>1: 禁止带宽耦合模式。</p> <p>在使能带宽耦合模式下, 本芯片从对端芯片发来的 TS0 时隙中的 SA 比特中获得对端的时隙配置作为本地的时隙配置。此时, 芯片必须配置成 E1 成帧模式 (即 TS0 传送开销, 不传送净荷); 并且远端和本地芯片最多只能有一个配置成使能带宽耦合模式。</p> <p>具备管脚复用控制和显示功能, 当 CTL_SEL=0 时, 此寄存器只读, 显示管脚配置信息, 并且由管脚配置 (SE0163 管脚兼容模式下无 BC_DISABLE 管脚, 默认管脚输入为 1); 当 CTL_SEL=1 时, 此寄存器可读写, 显示寄存器配置信息, 并且由寄存器配置。</p>
	6	SA_MODI	W/R	0B	<p>TS0 时隙中 SA 比特模式选择。</p> <p>0: 内建帧或字节模式</p> <p>1: SA 比特透明通道模式, 由用户提供数据。</p> <p>该寄存器控制仅在 E1 成帧模式下有效。</p> <p>本地设置成 SA 比特透明通道模式时, 远端不能配置成使能带宽耦合模式。</p> <p>具备管脚复用控制和显示功能, 当 CTL_SEL=0 时, 此寄存器只读, 显示管脚配置信息, 并且由管脚配置 (SE0163 管脚兼容模式下无 SA_MOD 管脚, 默认管脚输入为 0); 当 CTL_SEL=1 时, 此寄存器可读写, 显示寄存器配置信息, 并且由寄存器配置。</p>
	5	SA_REG_MODI	W/R	0B	<p>TS0 时隙中 SA 比特模式选择。</p> <p>0: 内建帧模式。</p> <p>1: 字节模式。</p> <p>详细说明参见“SA 通道”章节</p> <p>该寄存器控制仅在 E1 成帧模式且 SA_MODI=0 时有效。</p> <p>本地设置成 SA 字节模式时, 远端不能配置成使能带宽耦合模式。</p>
	4	GFP_SEL	W/R	0B	<p>封包模式选择。</p> <p>0: HDLC 封包模式; 1: GFP 封包模式。</p> <p>具备管脚复用控制和显示功能, 当 CTL_SEL=0 时, 此寄存器只读, 显示管脚配置信息, 并且由管脚配置 (SE0163 管脚兼容模式下无 GFP_SEL 管脚, 默认管脚输入为 0); 当 CTL_SEL=1 时, 此寄存器可读写, 显示寄存器配置信息, 并且由寄存器配置。</p>



	3	SCRAM_EN	W/R	1B	<p>GFP 模式加/解扰码选择。仅在 GFP_SEL=1 时有效 0: 不加/解扰码; 1: 加/解扰码。</p> <p>具备管脚复用控制和显示功能, 当 CTL_SEL=0 时, 此寄存器只读, 显示管脚配置信息, 并且由管脚配置 (SE0163 管脚兼容模式下无 SCRAM_EN 管脚, 默认管脚输入为 1); 当 CTL_SEL=1 时, 此寄存器可读写, 显示寄存器配置信息, 并且由寄存器配置。</p>
	2:0	MODE_SEL[2:0]	W/R	000B	<p>具备管脚复用控制和显示功能, 当 CTL_SEL=0 时, 此寄存器只读, 显示管脚配置信息, 并且由管脚配置; 当 CTL_SEL=1 时, 此寄存器可读写, 显示寄存器配置信息, 并且由寄存器配置。</p> <p>当 CTL_SEL=0 时, MODE_SEL[2:0] 寄存器直接反映 MODE_SEL[2:0] 管脚状态。注意, SE0163 管脚兼容模式和 SE0164 管脚模式下, MODE_SEL[2:0] 管脚定义不同。具体请参见“测试模式”和“环回测试”章节。</p> <p>当 CTL_SEL=1 时, MODE_SEL[1:0] 配置工作模式 000: 正常工作模式。 001: SDRAM 测试模式。 010: WAN 测试模式。 011: PRBS 测试模式。 100: 本地 WAN 侧线路环回 (L1 环回)。 101: 本地 WAN 侧 NRZ 输入环回 (L2 环回, )。 110: 本地 MII 侧 FIFO 环回 (L3 环回)。 111: 本地 MII 侧线路环回 (L4 环回)。 具体环回路径参看 SE0164 模块框图。</p>
05H	7	MII_AUTO_CONF	W/R	1B	<p>强制/自适应模式选择 0: 强制选择全双工模式或者半双工模式。 1: 自动适应 PHY 芯片工作模式, 芯片通过 MDIO 接口自动获得 PHY 的工作模式。 注意此时 PHY 芯片的 PHY_AD 必须配置成 0x10。</p> <p>具备管脚复用控制和显示功能, 当 CTL_SEL=0 时, 此寄存器只读, 显示管脚配置信息, 并且由管脚配置; 当 CTL_SEL=1 时, 此寄存器可读写, 显示寄存器配置信息, 并且由寄存器配置。</p>



6	WORK_M_SEL	W/R	0B	<p>全双工/半双工模式选择</p> <p>0: 强制选择全双工模式。</p> <p>1: 强制选择半双工模式。</p> <p>仅在 MII_AUTO_CONF=0 时有效。</p> <p>具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。</p>
5	UNUSED	R	0B	<p>正常工作为 0</p>
4	NMI_AUTO_EN	W/R	1B	<p>自动网管帧功能控制。</p> <p>0: 禁止自动网管帧。</p> <p>1: 使能自动网管帧。</p> <p>仅在 HDLC 封包模式下有效。GFP 封包模式下不会自动发送网管帧，接收方向也不会执行远端控制。</p> <p>当使能自动网管功能时，发送方向自动发送网管帧，接收方向接收网管帧并执行相应的控制。</p> <p>在 SE0163 管脚兼容模式下，收发的是 SE0163 格式的网管帧；在 SE0164 管脚模式下，收发的是中国移动标准的网管联络帧。这两种网管帧区别参见<a href="#">网管帧格式</a>章节。</p>
3	MAC_ADD_EN	W/R	0B	<p>地址过滤功能控制</p> <p>0: 禁止 MAC 地址过滤功能。</p> <p>1: 使能 MAC 地址过滤功能。</p> <p>SE0164 支持 MAC 地址过滤功能，地址表最大达到 32K。仅在 SE0164 设备直接连接集线器 (Hub) 时有意义，连接交换机时可禁止，因为交换机本身集成了地址过滤功能。</p> <p>具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。</p>
2	FIFO_LEVEL_SEL	W/R	1B	<p>0: SDRAM 使用低水位，小容量模式。</p> <p>1: SDRAM 使用高水位，大容量模式。</p> <p>小容量模式下，SDRAM 中存储的帧较少，可以减小延时；大容量模式下，SDRAM 中存储的帧较多，可以减少带宽不足导致的丢包。</p>
1	HALF_PAUSE_EN	W/R	0B	<p>0: 禁止半双工模式下流控（反压）功能。</p> <p>1: 使能半双工模式下流控（反压）功能。</p> <p>与 TX_PAUSE_RESP[1:0] 配合使用</p>
0	FULL_PAUSE_EN	W/R	1B	<p>0: 禁止全双工模式下流控功能。</p> <p>1: 使能全双工模式下流控功能。</p> <p>与 TX_PAUSE_RESP[1:0] 配合使用</p>



06H	7	MII_DIS	W/R	1B	WAN 侧环回时 MII 口控制 0: 检测到 WAN 侧环回时, 允许 MII 接口收发数据。 1: 检测到 WAN 侧环回时, 禁止 MII 接口收发数据。
	6	TX_GFP_CSF	W/R	0B	GFP 模式发送方向 CSF 模式设置。 0: 正常模式, 正常发送以太网帧; 1: CSF 模式, 每 500ms 发送一个 CSF 帧, 不发送以太网帧。 仅在 GFP_SEL=1 时有效
	5	MANA_CSF_RX_SEL	W/R	1B	GFP 模式接收方向管理帧模式。 0: 将接收 CSF 帧写入到接收网管帧 RAM 中。 1: 将接收网管帧写入到接收网管帧 RAM 中。
	4	UNUSED	R	0B	正常工作为 0。
	3	UNUSED	R	0B	正常工作为 0。
	2:0	FCTL	W/R	111B	本地流量设置。设置本地发送流量, 当本芯片远端控制和流控同时使能时, 本设置无效。仅支持 HDLC 封包格式。 E1 接口设置为: 000: 关闭 001: 32kbit/s 010: 64kbit/s ... 110: 1024kbit/s 111: 2048kbit/s 高速串行接口发送速率由发送时钟确定。
07H	7	FIR_AGE_EN	W/R	1B	0: 禁止地址表老化, 用于测试。 1: 使能地址表老化。
	6	FIR_INIT_EN	W/R	1B	0: 禁止地址表初始化, 用于测试。 1: 使能地址表初始化。
	5	RST_FAST	W/R	0B	0: 正常复位。 1: 快速硬件复位, 用于测试。



	4	RCTL_EN	W/R	1B	<p>芯片远端控制使能。</p> <p>0: 禁止远端控制。 1: 使能远端控制。</p> <p>该功能仅在 HDLC 封包模式 (GFP_SEL=0), 且自动网管帧 (NMI_AUTO_EN=1) 的配置下有效。</p> <p>如果远程控制使能, 本芯片允许接收远端网管帧的控制, 完成远端复位、流控或环回设置。远端复位、流控或环回与本地控制功能等同, 只要远端或本地任一端设置有效, 即执行复位、流控或环回功能。</p> <p>SE0163 管脚兼容模式下仅接受 SE0163 格式网管帧的远端控制, SE0164 管脚模式下仅接受移动格式网管帧的远端控制。</p> <p>网管帧接收的统计计数和保存到网管帧 RAM 过程与 RCTL_EN 控制无关。</p> <p>通过软件设置远端环回功能时, 需要设置本地 RCTL_EN 为 0, 禁止远端网管帧控制。在 CTL_SEL=0 管脚控制时, 如果设置远端环回测试功能, 本地 RCTL_EN 自动强制为 0, 禁止远端控制。</p>
	3	MAC_FCS_DIS	W/R	1B	<p>0: MII 口接收到以太网帧 FCS 错误不删除。</p> <p>1: MII 口接收到以太网帧 FCS 错误删除。</p>
	2	LRXF_CRC_DIS	W/R	1B	<p>0: HDLC 封包模式下, WAN 侧接收到 CRC16 错的帧不删除</p> <p>GFP 封包模式下, WAN 侧接收到 CRC32 错的帧不删除</p> <p>1: HDLC 封包模式下, WAN 侧接收到 CRC16 错的帧删除</p> <p>GFP 封包模式下, WAN 侧接收到 CRC32 错的帧删除</p>
	1:0	TX_PAUSE_RESP	W/R	01B	<p>00: 不发送 PAUSE 帧。</p> <p>01: 使能流控功能。当以太网接收到大量数据帧, TX_FIFO 快满时发送 PAUSE_ON 帧 (全双工) / 反压帧 (半双工), 以免因为 TX_FIFO 溢出而丢帧。</p> <p>10: 强制发送 PAUSE OFF 帧, 用于测试。</p> <p>11: 强制发送 PAUSE ON 帧 (全双工) / 反压帧 (半双工), 用于测试。</p>
08H	7	LINEO_LOOP	W/R	0B	<p>线路输出环回控制 (L5 环回)。</p> <p>L5 环回只能通过此寄存器配置。</p> <p>0: 禁止 L5 环回。</p> <p>1: 使能 L5 环回。</p>
	6	MIIO_LOOP	W/R	0B	<p>以太网输出环回控制 (L6 环回)。</p> <p>L6 环回只能通过此寄存器配置。</p> <p>0: 禁止 L6 环回。</p> <p>1: 使能 L6 环回。</p>
	5:4	UNUSEDE	R	00B	<p>正常工作为 00。</p>



	3	LED_LOOP_FIND_SE L	W/R	0B 或者 1B	当 NMI_AUTO_EN=1 时, 选择 LED_POWER_OFF 输出管脚输出 LOOP_FIND 指示还是 RPW_FAIL 指示。SE0163 管脚兼容模式下, 缺省值为 0, LED_POWER_OFF 管脚输出远端设备掉电指示 (RPW_FAIL); SE0164 管脚模式下, 缺省值为 1, LED_POWER_OFF 管脚输出环回检测指示 LOOP_FIND。 0: 选择输出 RPW_FAIL。 1: 选择输出 LOOP_FIND。
	2	LED_RERR[2]	W/R	0B	当 NMI_AUTO_EN=1 时, 输出管脚 LED_RLOS 输出从网管帧中获得的远端 LOS 指示; 当 NMI_AUTO_EN=0 时, 输出管脚 LED_RLOS 输出本寄存器的相反值。
	1	LED_RERR[1]	W/R	0B	当 NMI_AUTO_EN=1 时, 输出管脚 LED_RAIS 输出从网管帧中获得的远端 AIS 指示; 当 NMI_AUTO_EN=0 时, 输出管脚 LED_RAIS 输出本寄存器的相反值。
	0	LED_RERR[0]	W/R	0B	当 NMI_AUTO_EN=1 时, 输出管脚 LED_POWER_OFF 输出从网管帧中获得的远端掉电指示或者 WAN 环回指示; 当 NMI_AUTO_EN=0 时, 输出管脚 LED_POWER_OFF 输出本寄存器的相反值。
09H	7	NMI_RW_SEL	W/R	0B	网管帧 RAM 读写操作选择。 0: 读操作; 1: 写操作。
	6	NMI_RAM_SEL	W/R	0B	网管帧收发 RAM 选择。 0: 接收网管帧 RAM; 1: 发送网管帧 RAM。
	5:0	NMI_RW_ADDR	W/R	00H	网管帧读写地址。
0AH	7:0	NMI_RW_DATA	W/R	00H	网管帧读写数据。
0BH	7	NMI_TX_REQ	W/R	0B	网管帧发送请求。写入 1 请求发送网管帧, 发送完成后自动清零。 0: 完成网管帧发送; 1: 请求发送网管帧。
	6	UNUSED	R	0B	未使用。
	5:0	NMI_TX_LEN	W/R	04H 或 08H	发送网管帧长度。SE0163 管脚兼容模式时缺省值为 4, SE0164 管脚模式时缺省值为 8。 当使用移动标准网管帧时该值固定设置为 8; 使用兼容标准数据网管帧时设置范围为 4 到 59。 具体参见网管帧格式说明
0CH	7	NMI_RX_REQ	W/R	0B	网管帧接收请求。当接收到网管帧后置 1, 为 1 时不再接收新网管帧, 为 0 时允许接收新网管帧, 当读出一帧数据后, NMI_RX_REQ 可以通过写入 0 来允许接收新的网管帧。当 NMI_RX_CLR 设置为 1 时, NMI_RX_REQ 始终强制为 0, 允许接收新网管帧。 0: 允许接收新网管帧; 1: 不允许接收新网管帧。



	6	NMI_RX_CLR	W/R	0B	接收网管帧状态强制清除。 0: 不干涉 NMI_RX_REQ 的状态; 1: 强制 NMI_RX_REQ 始终为 0。
	5:0	NMI_RX_LEN	R	0H	接收网管帧长度。
ODH	7	NMI_TX_ORDER	W/R	0B 或 1B	发送网管帧格式选择。 0: 移动标准网管帧; 1: 数据格式标准网管帧。 SE0163 管脚兼容模式时缺省值为 1, SE0164 管脚模式时缺省值为 0。仅用于 HDLC 封装模式
	6	NMI_RX_ORDER	W/R	0B 或 1B	接收网管帧格式选择。 0: 移动标准网管帧; 1: 数据格式标准网管帧。 SE0163 管脚兼容模式时缺省值为 1, SE0164 管脚模式时缺省值为 0。仅用于 HDLC 封装模式
	5	INT_EN	W/R	0H	SE0164 模式下 P32 输出中断使能。 0: P32 作为 STBUS_PLUSEO 的输出; 1: 当不使用 STBUS 模式时, 配置为 1 可以把 P32 作为 INT 的输出, INT_POL 可以设置中断的有效电平。
	4	UNUSED	R	0H	正常工作为 0。
	3	UNUSED	R	0H	正常工作为 0。
	2	POWOFF_SEL	W/R	0H	掉电检测信号电平选择。 0: 低电平指示掉电告警。 1: 高电平指示掉电告警。
	1	NMI_HDLC_RX_M_OK	R	0B	接收网管帧为移动标准网管帧同步指示。 0: 中国移动标准网管帧不能同步; 1: 中国移动标准网管帧同步。 仅用于 HDLC 封装模式。 接收到的连续几个网管帧符合中国移动标准网管帧的 CRC 检验方式, 认为中国移动网管帧同步
	0	NMI_HDLC_RX_OK	R	0B	接收网管帧为数据格式标准网管帧同步指示。 0: 数据格式标准网管帧不能同步; 1: 数据格式标准网管帧同步。 仅用于 HDLC 封装模式。 接收到的连续几个网管帧符合数据格式网管帧的 CRC 检验方式, 认为数据格式网管帧同步



0EH	7:4	MAC_BROAD_BAND	W/R	0H	以太网侧接收广播帧带宽限制（数量级接近）。 0: 带宽无限制； 1: 广播帧带宽限制为 4kbps； 2: 广播帧带宽限制为 8kbps； 3: 广播帧带宽限制为 16kbps； 4: 广播帧带宽限制为 32kbps； 5: 广播帧带宽限制为 64kbps； 6: 广播帧带宽限制为 128kbps； 7: 广播帧带宽限制为 256kbps； 8: 广播帧带宽限制为 512kbps； 9: 广播帧带宽限制为 1024kbps； 10: 广播帧带宽限制为 2048kbps； 11: 广播帧带宽限制为 2048kbps； 12: 广播帧带宽限制为 2048kbps； 13: 广播帧带宽限制为 2048kbps； 14: 广播帧带宽限制为 2048kbps； 15: 广播帧带宽限制为 2048kbps。 统计以太网端口接收到的广播帧的带宽，超出带宽限制的广播帧被删除。
	3:0	WAN_BROAD_BAND	W/R	0H	WAN 侧接收广播帧带宽限制。 定义同上。
0FH	7:0	IPGT	W/R	11H	以太网帧间间隔设置。发送以太网数据帧时，设置从一帧结束到下一帧开始之间的间隔。 建议不修作改。
10H	7:0	TS_SEL[31:24]	W/R	00H	WAN 侧选择 E1 接口时，选择用于传输以太网业务的时隙选择。 具备管脚复用控制和显示功能，当 CTL_SEL=0 时，此寄存器只读，显示管脚配置信息，并且由管脚配置；当 CTL_SEL=1 时，此寄存器可读写，显示寄存器配置信息，并且由寄存器配置。 CTL_SEL=0 时，在 SE0163 管脚兼容模式下，当 TS_CFG_SEL=0（字节模式）时，TS_SEL[31:27]反映 PTS_SEL[4:0]管脚状态；TS_CFG_SEL=1（比特模式）时，TS_SEL[31:0]从外部并串转换电路获得。在 SE0164 管脚模式下，TS_SEL[31:0]均从外部并串转换电路获得。 详细说明参见“并串转换接口”章节。 CTL_SEL=1 时，TS_SEL[31:0]寄存器配置 E1 使用的时隙。由 TS_CFG_SEL 控制字节模式或比特模式。
11H	7:0	TS_SEL[23:16]	W/R	00H	
12H	7:0	TS_SEL[15:8]	W/R	00H	



13H	7:0	TS_SEL[7:0]	W/R	00H	<p>字节模式下，TS_SEL[31:27]为 0x00，表示非成帧方式，所有时隙全部作为有效数据通道使用；其他值表示成帧方式，0x01 表示使用一个时隙作为有效数据通道使用，0x02 表示使用两个时隙作为有效数据通道使用... 0x1F 表示使用 31 个时隙作为有效数据通道使用。</p> <p>比特模式下，TS_SEL[0] 对应第 0 时隙，TS_SEL[31]对应第 31 时隙。1 指示作为有效数据通道使用；0 指示无效数据通道。</p> <p>注意 TS_SEL[0]为 1，则意味着配置成非成帧方式，所有时隙全部作为有效数据通道使用。TS_SEL[0]为 0，则配置成成帧方式。</p> <p>TS0 时隙作为有效数据通道使用时传送以太网封包数据；作为无效数据通道时传送帧同步码、SA 比特、可选择的 CRC4 校验码。</p> <p>TS16 时隙作为有效数据通道使用时传送以太网封包数据；作为无效数据通道时传送复帧同步码和复帧对告码。</p> <p>其他时隙作为有效数据通道使用时传送以太网封包数据；作为无效数据通道时用于传输 ST_BUS 数据。</p>
14H	7:0	MAC_SA[47:40]	W/R	00H	SE0164 发送造 PAUSE 帧时的源地址。注意 MAC_SA[41:40]应当为 00B,这两个 BIT 指示广播帧、多播帧。
15H	7:0	MAC_SA[39:32]	W/R	00H	
16H	7:0	MAC_SA[31:24]	W/R	00H	
17H	7:0	MAC_SA[23:16]	W/R	00H	
18H	7:0	MAC_SA[15:8]	W/R	00H	
19H	7:0	MAC_SA[7:0]	W/R	01H	
1AH	7:0	测试用			不能修改。
1BH	7:0	测试用			
1CH	7:0	TX_FIFO_PAUSE_LEVEL_H[7:0]	W/R	00H	以太网帧 TX_FIFO PAUSE 帧的高水位标志位。如果此寄存器没有改写其他值，则根据 FIFO_LEVEL_SEL 选择内部固定值为参考，如果被改写其他值就以改写的值为参考。建议不作修改。
1DH	7:0	TX_FIFO_PAUSE_LEVEL_L[7:0]	W/R	00H	以太网帧 TX_FIFO PAUSE 帧的低水位标志位。如果此寄存器没有改写其他值，则根据 FIFO_LEVEL_SEL 选择内部固定值为参考，如果被改写其他值就以改写的值为参考。建议不作修改。
1EH	5:0	MAC_LEN_MAX [13:8]	W/R	06H	设置允许以太网帧的最大帧长。写入值是最大帧长加一。最大支持 9601。 此处缺省值为 0x601 (1537),表示最大帧长为 1536。
1FH	7:0	MAC_LEN_MAX [7:0]	W/R	01H	



### 10.3 间接访问寄存器

地址	比特位	名称	类型	初值	功能描述
20H	3:0	MCU_RW_ADDR [19:16]	W/ R	00H	MCU 间接访问外部 SDRAM 地址，可以通过 MCU 间接访问方式，读写外部 16MbitSDRAM 中的每个字。
21H	7:0	MCU_RW_ADDR [15:8]	W/ R	00H	
22H	7:0	MCU_RW_ADDR [7:0]	W/ R	00H	
23H	7:0	MCU_RW_DATA [15:8]	W/ R	00H	MCU 间接访问外部 SDRAM 地址，读写 SDRAM 的数据。
24H	7:0	MCU_RW_DATA [7:0]	W/ R	00H	
25H	7:5	UNUSED	R	0H	未使用。
	4:0	MDIO_PHY_AD	W/ R	10H	MCU 通过 MDIO 接口间接访问外部连接的 PHY 芯片的 PHY_AD。 如果配置 SE0164 为自适应 PHY 的工作模式 (MII_AUTO_CONF=1)，PHY 芯片的 PHY_AD 必须配置为 0x10。
26H	7:5	UNUSED	R	0H	未使用。
	4:0	MDIO_REG_AD	W/ R	00H	MCU 通过 MDIO 接口所访问的 PHY 芯片的寄存器的地址。
27H	7:0	MDIO_RW_DAT [15:8]	W/ R	00H	MCU 访问 MDIO，读写 MDIO 的数据。 执行写 MDIO 操作时，先在 MDIO_RW_DAT 中写入待写入的数据，再写 MDIO_RW_REQ 执行写操作。 执行读 MDIO 操作时，先写 MDIO_RW_REQ 执行读操作，读出的结果保存在 MDIO_RW_DAT 中。
28H	7:0	MDIO_RW_DAT [7:0]	W/ R	00H	
29H	7:4	UNSUED	R		未使用。
	3	MDIO_RW_SEL	W/ R	0B	0: MDIO 读操作 1: MDIO 写操作
	2	MDIO_RW_REQ	W/ R	0B	MDIO 接口读写操作请求 写入 1 产生 MDIO 读写请求，完成后自动清零。
	1	UP_RW_SEL	W/ R	0B	0: MCU 间接读外部 SDRAM 操作。 1: MCU 间接写外部 SDRAM 操作。
	0	UP_RW_REQ	W/ R	0B	MCU 读写 SDRAM 请求 写入 1 产生 SDRAM 读写请求，完成后自动清零。
2AH	7:0	T_SELF_DFF	W/ R	00H	当配置成 E1 成帧模式，且 SA 比特配置成内建帧模式 (SA_MOD, SA_REG_MOD=00) 时，通过 SA 比特发送给远端的用户自定义字节。



2BH	7:0	R_SELF_DFF	R	00H	当配置成 E1 成帧模式，且 SA 比特配置成内建帧模式 (SA_MOD, SA_REG_MOD=00) 时，通过 SA 比特从远端接收的用户自定义字节。
2CH	7:0	R_BANDWIDTH [31:24]	R	00H	接收的对端 E1 成帧模式带宽配置指示。 当配置成 E1 成帧模式，且 SA 比特配置成内建帧模式 (SA_MOD, SA_REG_MOD=00) 时，通过 SA 比特接收远端的时隙配置。 与是否配置成带宽耦合模式 (BC_DISABLE) 无关。其中，R_BANDWIDTH[31] 对应于时隙 31，R_BANDWIDTH[0] 对应于时隙 0。 1: 表示配置使用，时隙用于传输以太网数据； 0: 表示不配置使用。时隙用于传输 ST_BUS 数据。
2DH	7:0	R_BANDWIDTH [23:16]	R	00H	
2EH	7:0	R_BANDWIDTH [15:8]	R	00H	
2FH	7:0	R_BANDWIDTH [7:0]	R	00H	

## 10.4 告警和状态寄存器

地址	比特位	名称	类型	初值	功能描述
30H	7	TNMF_INT	RDC	0B	发送网管帧中断标志寄存器。本地 WAN 侧发送完一帧网管帧后，该位置 1。（只针对使用手动网管帧情况下） 1: 已发送一帧网管帧。锁存信号，读后清除。
	6	LOS_INT	RDC	0B	本地 E1 接口 LOS 状态变化中断标志寄存器。 1: E1 接口 LOS 状态变化告警。锁存信号，读后清除。
	5	AIS_INT	RDC	0B	本地 E1 接口 AIS 状态变化中断标志寄存器。 1: E1 接口 LOS 状态变化告警。锁存信号，读后清除。
	4	E1_LOF_INT	RDC	0B	本地 E1 接口成帧模式下 LOF 状态变化中断标志寄存器。 1: E1 接口成帧模式下 LOF 状态变化告警。锁存信号，读后清除。
	3	LOOP_INT	RDC	0B	本地 WAN 侧环回检测状态变化中断标志寄存器。 1: WAN 侧环回检测状态变化告警。锁存信号，读后清除。
	2	LINK_INT	RDC	0B	本地 MII 接口连接状态变化中断标志寄存器。 1: MII 接口连接状态变化告警。锁存信号，读后清除。 SE0164 通过 MDIO 接口检测 PHY 芯片的连接状态，每次状态变化导致 LINK 中断标志置 1。
	1	POWER_INT	RDC	0B	本地掉电检测状态变化中断标志寄存器。 1: 掉电检测状态变化告警。锁存信号，读后清除。
	0	RNMF_INT	RDC	0B	接收网管帧中断标志寄存器。本地 WAN 侧接收到一帧网管帧后，该位置 1。 1: 已收到一帧网管帧。锁存信号，读后清除。
31H	7	TNMF_INT_EN	W/R	0B	发送网管帧指示中断使能。 1: 中断使能。 0: 中断禁止
	6	LOS_INT_EN	W/R	0B	本地 E1 接口 LOS 状态变化中断使能。 1: 中断使能。 0: 中断禁止
	5	AIS_INT_EN	W/R	0B	本地 E1 接口 AIS 状态变化中断使能。 1: 中断使能。 0: 中断禁止



	4	E1_LOF_INT_EN	W/R	0B	本地 E1 接口成帧模式下 LOF 状态变化中断使能。 1: 中断使能。 0: 中断禁止
	3	LOOP_INT_EN	W/R	0B	本地 WAN 侧环回检测状态变化中断使能。 1: 中断使能。 0: 中断禁止
	2	LINK_INT_EN	W/R	0B	本地 MII 接口连接状态变化中断使能。 1: 中断使能。 0: 中断禁止
	1	POWER_INT_EN	W/R	0B	本地掉电检测状态变化中断使能。 1: 中断使能。 0: 中断禁止
	0	RNMF_INT_EN	W/R	0B	接收网管帧中断使能。 1: 中断使能。 0: 中断禁止
32H	7	SDRAM_CHK_ERR	RDC	0B	SDRAM 自检错误告警。 1: 设置 SDRAM 自检模式后, 检测到 SDRAM 错误告警。锁存信号, 读后清除。
	6	WAN_CHK_ERR	RDC	0B	WAN_TEST 测试错误告警。 1: 设置 WAN_TEST 模式后, 测试错误告警。锁存信号, 读后清除。
	5	PRBS_CHK_ERR	RDC	0B	PRBS 测试错误告警。 1: 设置 PRBS_TEST 模式后, 测试错误告警。锁存信号, 读后清除。
	4	PRBS_PATTERN_LOS	RDC	0B	PRBS 测试序列丢失告警。 1: 设置 PRBS_TEST 模式后, 测试序列丢失告警。锁存信号, 读后清除。
	3	E1_LOF	RDC	0B	E1 成帧模式下接收帧丢失告警。 1: LOF 告警。锁存信号, 读后清除。
	2	E1_LOMF	RDC	0B	E1 成帧模式下接收复帧帧丢失告警。 1: LOMF 告警。锁存信号, 读后清除。
	1	E1_CRC4_ERR	RDC	0B	E1 成帧模式下接收帧 CRC4 校验错误告警。 1: CRC4 校验告警。锁存信号, 读后清除。
	0	E1_CODE_ERR	RDC	0B	E1 模式下接收方向编码违例错误。 1: 编码违例告警。锁存信号, 读后清除。
33H	7	HCRC_ERR	RDC	0B	WAN 侧接收 HDLC CRC16 校验错告警指示。仅在 HDLC 封包模式下有效。 1: 告警。锁存信号, 读后清除。
	6	ECRC_ERR	RDC	0B	MI I 接口接收以太网帧 CRC 校验错告警指示。 1: 告警。锁存信号, 读后清除。
	5	NCRC_ERR	RDC	0B	WAN 侧接收 HDLC 网管帧 CRC16 校验错告警指示。仅在 HDLC 封包模式下有效。 1: 告警。锁存信号, 读后清除。
	4	RST_AUTO	RDC	0B	记录内部自动复位的告警状态。 1: 产生过复位, 含自动复位和软复位。 0: 没有产生过自动复位。
	3:2	UNUSED	R	00B	未使用。



	1	WORK_DUPLEX	R	0B	SE0164 双工模式状态。 当 SE0164 设置为自适应模式时, 通过 MDIO 接口自动访问 PHY 器件的状态, 并自动工作在 PHY 的双工模式下。 当 SE0164 设置为强制模式时, 由 WORK_M_SEL 选择双工模式。 1: PHY 工作于半双工模式。 0: PHY 工作于全双工模式。
	0	SE0164_SEL	R	XB	显示 SE0164_SEL 管脚配置状态。 0: SE0163 管脚兼容模式。此时可以直接替换 SE0163 器件。 1: SE0164 管脚模式。通过管脚增加了 GFP/HDLC 封包模式选择、本地时钟/跟随时钟选择等控制, 并增加了 ST_BUS、SA 用户通道等功能。
34H	7	RXI_FIFO_ERR	RDC	0B	RX_FIFO 输入缓冲错误告警。 1: 告警。锁存信号, 读后清除。
	6	RXO_FIFO_ERR	RDC	0B	RX_FIFO 输出缓冲错误告警。 1: 告警。锁存信号, 读后清除。
	5	RX_FIFO_ERR	RDC	0B	RX_FIFO SDRAM 中错误告警。 1: 告警。锁存信号, 读后清除。
	4	RX_RD_ERR	RDC	0B	WAN 侧以太网帧进出 SDRAM 后检测告警。 1: 告警。写入 SDRAM 的数据在读出后发现错误。锁存信号, 读后清除。
	3	TXI_FIFO_ERR	RDC	0B	TX_FIFO 输入缓冲错误告警。 1: 告警。锁存信号, 读后清除。
	2	TXO_FIFO_ERR	RDC	0B	TX_FIFO 输出缓冲错误告警。 1: 告警。锁存信号, 读后清除。
	1	TX_FIFO_ERR	RDC	0B	TX_FIFO SDRAM 中错误告警。 1: 告警。锁存信号, 读后清除。
	0	TX_RD_ERR	RDC	0B	MII 侧以太网帧进出 SDRAM 后检测告警 1: 告警。写入 SDRAM 的数据在读出后发现错误。锁存信号, 读后清除。
35H	7	UNUSED	R	0B	未使用。
	6	RX_FIFO_OVER_RDC	RDC	0B	RX_FIFO 溢出。锁存信号, 读后清除。
	5	RX_FIFO_OVER_R	R	0B	RX_FIFO 溢出, 只读。
	4	RX_FIFO_EMPTY_R	R	0B	RX_FIFO 空, 只读。
	3	TX_FIFO_OVER_RDC	RDC	0B	TX_FIFO 溢出。锁存信号, 读后清除。
	2	TX_FIFO_OVER_R	R	0B	TX_FIFO 溢出, 只读
	1	TX_FIFO_LEV_RDC	RDC	0B	TX_FIFO 到达 PAUSE 水位告警。锁存信号, 读后清除。



	0	TX_FIFO_EMPTY_R	R	0B	TX_FIFO 空, 只读。
36H	7	UNUSED	R	0B	未使用。
	6	RX_MII_MIN_ALM	RDC	0B	MII 侧接收的以太网帧小于 64 字节帧长告警。 1: 告警。锁存信号, 读后清除。
	5	RX_MII_MAX_ALM	RDC	0B	MII 侧接收的以太网帧超过最大帧长 (寄存器 MAC_LEN_MAX 中设定) 告警。 1: 告警。锁存信号, 读后清除。
	4	RX_GFP_MIN_ALM	RDC	0B	WAN 侧 GFP 模式下接收的以太网帧小于 64 字节帧长告警。 1: 告警。锁存信号, 读后清除。
	3	RX_WAN_MAX_ALM	RDC	0B	WAN 侧 GFP 或者 HDLC 模式下接收的以太网帧超过最大帧长 (寄存器 MAC_LEN_MAX 中设定) 告警。 1: 告警。锁存信号, 读后清除。
	2	MAC_BROAD_BAND_ALM	RDC	0B	MII 侧接收的以太网广播帧带宽超限告警。 1: 告警。锁存信号, 读后清除。
	1	WAN_BROAD_BAND_ALM	RDC	0B	WAN 侧接收的以太网广播帧带宽超限告警。 1: 告警。锁存信号, 读后清除。
	0	LATE_COLL_ALM	RDC	0B	以太网半双工模式下延时冲突告警。 1: 告警。锁存信号, 读后清除。
37H	7	UNUSED	R	0B	未使用。
	6	LOS	R	0B	本地 E1 接口 LOS 状态。 1: E1 接口 LOS 告警。
	5	AIS	R	0B	本地 E1 接口 AIS 状态。 1: E1 接口 LOS 告警。
	4	UNUSED	R	0B	未使用。
	3	LOOP_FIND	R	0B	本地 WAN 侧环回检测状态。 1: WAN 侧检测到环回告警。
	2	LINK_DOWN	R	0B	本地 MII 接口连接状态。 1: MII 接口连接失败告警。
	1	POWER_DOWN	R	0B	本地掉电检测状态。 1: 当前掉电状态告警。
	0	UNUSED	R	0B	未使用。
38H	7:0	BOARD_ADDR	R	XXH	通过外部串并转换电路输入的地址信息。该地址是 I <sup>2</sup> C 或者 UART 接口的器件地址。当 I <sup>2</sup> C 总线上连接多个器件或者 UART 级联多个器件时, 用该地址区分不同的器件。
39H	7:0	USER_INFO	R	XXH	通过外部串并转换电路输入的用户信息字节。
3AH	7:0	UNUSED			未使用。
3BH	7:0	PRBS_DATA [39:32]	R	00H	SE0164 自动产生的伪随机码, 复位后自动产生。 在使用软件进行中国移动标准的网管通信时, 可以用该值作为环回检测帧中的随机数。
3CH	7:0	PRBS_DATA [31:24]			
3DH	7:0	PRBS_DATA [23:16]			



3EH	7:0	PRBS_DATA [15:8]			
3FH	7:0	PRBS_DATA [7:0]			

## 10.5 E1 成帧模式寄存器

地址	比特位	名称	类型	初值	功能描述
40H	7	TX_LCAS_SEL	W/R	0B	WAN 发送方向插入 LCAS 字节选择。按照 G. 8040 协议，使用 GFP 封包以太网帧时，在时隙 1 上插入 LCAS 字节，标志该 E1 为 EOS 状态。 0: 不插入 LCAS 字节； 1: 插入 LCAS 字节。
	6	RX_LCAS_SEL	W/R	0B	WAN 接收方向扣除 LCAS 字节选择。使用 GFP 封包以太网帧时，从时隙 1 上扣除 LCAS 字节，其他字节组成 GFP 帧。 0: 不扣除 LCAS 字节； 1: 扣除 LCAS 字节。 注意：SE0164 在 WAN 接收方向只是简单的扣除 LCAS 字节，不对其进行处理。
	5	TX_CRC4_SEL	W/R	0B	时隙 0 中 CRC4 字段数据来源选择。 0: 发送自动计算的 CRC4； 1: 发送寄存器 TX_CRC4 数据。
	4	TX_CRC4_INS	W/R	0B	发送错误 CRC4 控制。 0: 发送正确计算的 CRC4； 1: 发送错误的 CRC4。
	3:0	TX_CRC4	W/R	0H	寄存器设定的发送 CRC4 数据。
41H	7	TX_ABIT_SEL	W/R	0B	发送时隙 0 中 A 比特选择。 0: 发送自动计算的 A 比特； 1: 发送寄存器 TX_ABIT 数据。
	6	TX_ABIT	W/R	0B	寄存器设定的发送 A 比特数据。
	5	TX_ABIT_AUTO	R	0B	自动计算的 A 比特。
	4	TX_EBIT_SEL	W/R	0B	发送 E 比特选择。 0: 发送自动计算的 E 比特； 1: 发送寄存器 TX_EBIT 数据。
	3:2	TX_EBIT	W/R	00B	寄存器设定的发送 E 比特数据。
	1:0	TX_EBIT_AUTO	R	00B	自动计算的 E 比特。
42H	7	TX_SA8_SEL	W/R	0B	1: 设置 SA8 比特传输掉电告警，掉电传输 1，正常传输 0。 0: 参见“SA 字节方式”说明设置。
	6	TX_SA7_SEL	W/R	0B	1: 设置 SA7 比特传输掉电告警，掉电传输 1，正常传输 0。 0: 参见“SA 字节方式”说明设置。
	5	TX_SA6_SEL	W/R	0B	1: 设置 SA6 比特传输掉电告警，掉电传输 1，正常传输 0。 0: 参见“SA 字节方式”说明设置。
	4	TX_SA5_SEL	W/R	0B	1: 设置 SA5 比特传输掉电告警，掉电传输 1，正常传输 0。 0: 参见“SA 字节方式”说明设置。



	3	TX_SA4_SEL	W/R	0B	1: 设置 SA4 比特传输掉电告警, 掉电传输 1, 正常传输 0。 0: 参见“SA 字节方式”说明设置。
	2	UNUSED	R	0B	未使用字节。
	1	WAN_LOOP_MASK_EN	R	0B	WAN 侧还回测试包接收屏蔽使能。1 使能。
	0	MAC_LOOP_MASK_EN	R	0B	MAC 侧还回测试包接收屏蔽使能。1 使能。
43H	7:0	TX_SA4	W/R	00H	发送的 SA4 数据。通过每个 G.704 复帧的 8 个奇数帧的 SA4 比特传输一个字节。参见“SA 字节方式”说明
44H	7:0	TX_SA5	W/R	00H	发送的 SA5 数据。通过每个 G.704 复帧的 8 个奇数帧的 SA5 比特传输一个字节。参见“SA 字节方式”说明
45H	7:0	TX_SA6	W/R	00H	发送的 SA6 数据。通过每个 G.704 复帧的 8 个奇数帧的 SA6 比特传输一个字节。参见“SA 字节方式”说明
46H	7:0	TX_SA7	W/R	00H	发送的 SA7 数据。通过每个 G.704 复帧的 8 个奇数帧的 SA7 比特传输一个字节。参见“SA 字节方式”说明
47H	7:0	TX_SA8	W/R	00H	发送的 SA8 数据。通过每个 G.704 复帧的 8 个奇数帧的 SA8 比特传输一个字节。参见“SA 字节方式”说明
48H	7	TX_ABIT_LOS_EN	W/R	0B	LOS 告警参与发送的 A 比特使能。 0: 禁止; 1: 使能。
	6	TX_ABIT_AIS_EN	W/R	0B	AIS 告警参与发送的 A 比特使能。 0: 禁止; 1: 使能。
	5	TX_ABIT_LOMF_EN	W/R	0B	LOMF 告警参与发送的 A 比特使能。 0: 禁止; 1: 使能。
	4	TX_ABIT_LOF_EN	W/R	0B	LOF 告警参与发送的 A 比特使能。 0: 禁止; 1: 使能。
	3	TX_FORCE_LOF	W/R	0B	E1 成帧模式下强制子帧失步。 0: 正常工作。 1: 强制子帧失步。
	2	TX_FORCE_LOMF	W/R	0B	E1 成帧模式下强制复帧失步。 0: 正常工作。 1: 强制复帧失步。
	1:0	RX_EBIT	R	00B	接收的 E 比特数据。每 CRC4 复帧更新一次。
49H	7:0	RX_ABIT	R	00H	接收的 A 比特数据。每 CRC4 复帧更新一次。
4AH	7:0	RX_LCAS	R	00H	E1 成帧模式, GFP 封包模式下, 从时隙 1 接收到的 LCAS 字节。
4BH	7:0	RX_SA4	R	00H	接收的 SA4 数据。
4CH	7:0	RX_SA5	W/R	00H	接收的 SA5 数据。
4DH	7:0	RX_SA6	R	00H	接收的 SA6 数据。
4EH	7:0	RX_SA7	R	00H	接收的 SA7 数据。
4FH	7:0	RX_SA8	R	00H	接收的 SA8 数据。



## 10.6 GFP 封包模式寄存器

地址	比特位	名称	类型	初值	功能描述
50H	7	UNUSED	R	0B	未使用。
	6	UNUSED	R	0B	未使用。
	5	TX_MANA_PFI	W/R	1B	GFP 封包模式下，发送网管帧中的 PFI 字段。 0: GFP 网管帧中不插入 CRC32 校验码。 1: GFP 网管帧中插入 CRC32 校验码。
	4	TX_PFI	W/R	1B	GFP 封包模式下，发送用户数据帧中的 PFI 字段。 0: GFP 用户数据帧中不插入 CRC32 校验码。 1: GFP 用户数据帧中插入 CRC32 校验码。
	3:0	TX_EXI	W/R	0H	GFP 封包模式下，发送用户数据帧中的 EXI 字段。 0: 使用 GFP null 模式。 1: 使用 GFP linear 模式。 其他值保留
51H	7:0	TX_GFP_UPI	W/R	01H	GFP 封包模式下，发送用户数据帧中的 UPI 字段。0x01 表示以太网映射到 GFP
52H	7:0	TX_GFP_SPARE	W/R	00H	TX_EXI 为 1 时，发送的 GFP 帧中的 SPARE 字节。 TX_EXI 为 0 时，无意义
53H	7:0	TX_GFP_CID	W/R	00H	TX_EXI 为 1 时，发送的 GFP 帧中的 CID 字节。 TX_EXI 为 0 时，无意义
54H	7:4	TX_CSF_EXI	W/R	00H	GFP 封包模式下，发送 CSF 帧中的 EXI 字段。 0: 使用 GFP null 模式。 1: 使用 GFP linear 模式。
	3:0	TX_MANA_EXI	W/R	00H	GFP 封包模式下，发送网管帧中的 EXI 字段。 0: 使用 GFP null 模式。 1: 使用 GFP linear 模式。
55H	7:0	TX_CSF_UPI	W/R	01H	GFP 封包模式下，发送 CSF 帧中的 UPI 字段。
56H	7:0	TX_MANA_UPI	W/R	00H	GFP 封包模式下，发送网管帧中的 UPI 字段。 GFP 网管帧定义为 PTI=100B, UPI=00H
57H	7	UNUSED	R	0B	未使用。
	6	CSF_STATE	R	0B	GFP 封包模式下，接收方向进入 CSF 状态指示。 0: 正常接收状态。 1: 进入 CSF 状态。 收到一个 CSF 帧进入 CSF 状态；收到一个以太网 GFP 帧或者 3 秒内没有收到 CSF 帧，进入正常接收状态 0。
	5	RX_GFP_LOD	R	0B	GFP 封包模式下，接收方向 GFP 帧失步告警。 0: 正常。 1: 告警。
	4	RX_GFP_LOD_RDC	RDC	0B	GFP 封包模式下，接收方向 GFP 帧失步告警，锁存信号，读后清除。 0: 正常。 1: 告警。



	3	RX_GFP_MAX_ERR	RDC	0B	GFP 封包模式下, 接收 GFP 帧长过大告警, 锁存信号, 读后清除。 接收方向使用 14 位计数器来计算 GFP 帧长。如果接收到的 GFP 帧长大于 14 位计数器范围, 会导致 GFP 帧失步。 0: 正常。 1: 告警。
	2	CSF_FRM_ALM	RDC	0B	收到 CSF 帧告警, 锁存信号, 读后清除。 0: 正常。 1: 告警。
	1	THEC_ERR_ALM	RDC	0B	THEC 字段校验错误告警, 锁存信号, 读后清除。 0: 正常。 1: 告警。
	0	EHEC_ERR_ALM	RDC	0B	EHEC 字段校验错误告警, 锁存信号, 读后清除。 0: 正常。 1: 告警。
58H	7:5	RX_PTI	R	0H	接收 GFP 帧中的 PTI 字段。
	4	RX_PFI	R	0B	接收 GFP 用户数据帧中的 PFI 字段。
	3:0	RX_EXI	R	0H	接收 GFP 用户数据帧中的 EXI 字段。
59H	7:0	RX_UPI	R	00H	接收 GFP 用户数据帧中的 UPI 字节。
5AH	7:0	RX_SPARE	R	00H	接收 GFP 帧中的 SPARE 字节。
5BH	7:0	RX_CID	R	00H	接收 GFP 帧中的 CID 字节。
5CH	7:5	UNUSED	R	0H	未使用。
	4	RX_CSF_PFI	R	0B	接收 CSF 帧中的 PFI 比特。
	3:0	RX_CSF_EXI	R	0H	接收 CSF 帧中的 EXI 字节。
5DH	7:0	RX_CSF_UPI	R	00H	接收 CSF 帧中的 UPI 字节。
5EH	7:5	UNUSED	R	0H	未使用。
	4	RX_MANA_PFI	R	0B	接收网管帧中的 PFI 比特。
	3:0	RX_MANA_EXI	R	0H	接收网管帧中的 EXI 字节。
5FH	7:0	RX_MANA_UPI	R	00H	接收网管帧中的 UPI 字节。

## 10.7 自动网管帧内容寄存器

地址	比特位	名称	类型	初值	功能描述
60H	7:0	TX_NMI_AUTO_1	W/R	00H	当 NMI_AUTO_EN=1 时, 自动发送网管帧的配置数据字节 1。内部电路产生正常工作模式的网管帧, 其字节 1 与该字节相或后, 发送出去。例如设置远端复位, 则设置本字节为 80H, 发送的网管帧的字节 1 的 BIT7 将是 1。仅在 HDLC 封包模式有效。
61H	7:0	TX_NMI_AUTO_2	W/R	00H	当 NMI_AUTO_EN=1 时, 自动发送网管帧的配置数据字节 2。
62H	7:0	TX_NMI_AUTO_3	W/R	00H	当 NMI_AUTO_EN=1 时, 自动发送网管帧的配置数据字节 3。
63H	7:0	TX_NMI_AUTO_4	W/R	00H	当 NMI_AUTO_EN=1 时, 自动发送网管帧的配置数据字节 4。



64H	7:0	TX_NMI_AUTO_5	W/R	00H	当 NMI_AUTO_EN=1 时, 自动发送网管帧的配置数据字节 5。 注意当使用 SE0163 格式网管帧时, 网管帧长度为 4, 此时 TX_NMI_AUTO_5~8 无效
65H	7:0	TX_NMI_AUTO_6	W/R	00H	当 NMI_AUTO_EN=1 时, 自动发送网管帧的配置数据字节 6。
66H	7:0	TX_NMI_AUTO_7	W/R	00H	当 NMI_AUTO_EN=1 时, 自动发送网管帧的配置数据字节 7。
67H	7:0	TX_NMI_AUTO_8	W/R	00H	当 NMI_AUTO_EN=1 时, 自动发送网管帧的配置数据字节 8。
68H	7:0	RX_NMI_AUTO_1	R	00H	当 NMI_AUTO_EN=1 时, 自动接收网管帧的数据字节 1。
69H	7:0	RX_NMI_AUTO_2	R	00H	当 NMI_AUTO_EN=1 时, 自动接收网管帧的数据字节 2。
6AH	7:0	RX_NMI_AUTO_3	R	00H	当 NMI_AUTO_EN=1 时, 自动接收网管帧的数据字节 3。
6BH	7:0	RX_NMI_AUTO_4	R	00H	当 NMI_AUTO_EN=1 时, 自动接收网管帧的数据字节 4。
6CH	7:0	RX_NMI_AUTO_5	R	00H	当 NMI_AUTO_EN=1 时, 自动接收网管帧的数据字节 5。 注意当使用 SE0163 格式网管帧时, 网管帧长度为 4, 此时 RX_NMI_AUTO_5~8 无效
6DH	7:0	RX_NMI_AUTO_6	R	00H	当 NMI_AUTO_EN=1 时, 自动接收网管帧的数据字节 6。
6EH	7:0	RX_NMI_AUTO_7	R	00H	当 NMI_AUTO_EN=1 时, 自动接收网管帧的数据字节 7。
6FH	7:0	RX_NMI_AUTO_8	R	00H	当 NMI_AUTO_EN=1 时, 自动接收网管帧的数据字节 8。

## 10.8 统计计数器

地址	比特位	名称	类型	初值	功能描述
70H	7	CNT_32_RW	W/R	0B	读取控制寄存器。 0: 读间接计数器配置。 1: 写间接计数器配置。
	6:5	CNT_32_SEL	W/R	00B	计数器模式选择。 00: 正常读后清除, 满保持计数器。 01: 1ms 间隔自动清零, 满保持计数器。 10: 1s 间隔自动清零, 满保持计数器。 11: 设定时间自动清零, 满保持计数器。



	4:0	CNT_32_ADDR	W/R	00H	计数器编号,是需要进行操作的计数器编号,具体对应关系见附表。当 CNT_32_RW = 0, 读取 CNT_32_ADDR 对应的配置和计数器。CNT_32_ADDR = 0x00000B, 则对全部计数器同时进行缓存和清零操作; 当 CNT_32_RW=1, 写入 CNT_32_ADDR 对应的配置。CNT_32_ADDR=0x00 时无意义。
71H	7:0	CNT_32_DATA[31:24]	R	00H	32 位计数器读出结果[31:0]。
72H	7:0	CNT_32_DATA[23:16]	R	00H	
73H	7:0	CNT_32_DATA[15:8]	R	00H	
74H	7:0	CNT_32_DATA[7:0]	R	00H	
75H	7:0	TIMER_RST_CNT [39:32]	W/R	00H	设定时间自动清零计数器, 所定义的周期为 65.536MHz 时钟一个周期 X TIMER_RST_CNT。缺省为 8192 个 65.536MHz 时钟周期即 0.125ms。
76H	7:0	TIMER_RST_CNT [31:24]	W/R	00H	
77H	7:0	TIMER_RST_CNT [23:16]	W/R	00H	
78H	7:0	TIMER_RST_CNT [15:8]	W/R	20H	
79H	7:0	TIMER_RST_CNT [7:0]	W/R	00H	
7AH	7:0	P2S_INFO[47:40]	R	XXH	并串转换器件输入的数据。
7BH	7:0	P2S_INFO[39:32]	R	XXH	并串转换器件输入的数据。
7CH	7:0	P2S_INFO[31:24]	R	XXH	并串转换器件输入的数据。
7DH	7:0	P2S_INFO[23:16]	R	XXH	并串转换器件输入的数据。
7EH	7:0	P2S_INFO[15:8]	R	XXH	并串转换器件输入的数据。
7FH	7:0	P2S_INFO[7:0]	R	XXH	并串转换器件输入的数据。

### 附表：计数器和编号对应关系

编号	名称	说明
01H	MAC_RX_FRM_CNT	以太网接收帧计数器。
02H	MAC_RX_OK_FRM_CNT	以太网接收到并且写入 SDRAM 的帧的计数器。包括在 MAC_FCS_DIS=0 时的 FCS 错误帧, 不包括地址过滤掉的帧和 TX_FIFO_OVER 后删掉的帧。
03H	MAC_RX_ERR_FRM_CNT	以太网接收到的错误帧, 含帧长小于 64 字节, 大于 1536 字节的帧和 FCS 错误帧。
04H	MAC_TX_FRM_CNT	以太网发送帧计数器。含对端传来的 PAUSE 帧。
05H	MAC_TX_PAUSE_ON_FRM_CNT	以太网发送的 PAUSE ON 帧 (全双工模式) 或者反压帧 (半双工模式) 计数器。
06H	MAC_TX_PAUSE_OFF_FRM_CNT	以太网发送的 PAUSE OFF 帧 (全双工模式) 计数器。



07H	WAN_TX_FRM_CNT	发送到 WAN 侧的数据帧计数器。
08H	WAN_RX_FRM_CNT	从 WAN 侧接收的数据帧计数器。
09H	WAN_RX_OK_FRM_CNT	从 WAN 侧接收的正确数据帧计数器。
0AH	WAN_RX_ERR_FRM_CNT	从 WAN 侧接收的错误数据帧计数器。
0BH	WAN_RX_OAM_CNT	从 WAN 侧接收的网管计数器。
0CH	WAN_RX_OAM_ERR_CNT	从 WAN 侧接收的错误网管计数器。
0DH	WAN_TX_OAM_CNT	从 WAN 侧发送的网管计数器。
0EH	CODE_ERR_CNT	E1 接口 HDB3 或者 CMI 编码模式下编码违例计数器。
0FH	CRC4_ERR_CNT	E1 成帧模式下 CRC 校验错误计数器。
10H	PRBS_ERR_CNT	PRBS 测试模式下误码计数器。
11H	COL_DEL_FRM_CNT	以太网半双工模式下发送端连续十六次检测到冲突后丢弃的包计数器。
12H	WAN_TX_CSF_CNT	GFP 模式下从 WAN 侧发送的 CSF 帧计数器。
13H	WAN_RX_GFP_CSF_FRM_CNT	WAN 侧 GFP 模式下接收到 CSF 帧计数。
14H	WAN_RX_GFP_LOD_CNT	WAN 侧 GFP 模式下接收 GFP 帧失败计数器。

### 附. 1.1 移动标准网管帧定义

地址	比特位	名称	类型	初值	功能描述
60H	7	TRST	W/R	0B	设置远端芯片软复位。 0: 正常; 1: 复位。
	6	TMS_SLV	W/R	0B	本地主从状态信息位。 0: 本地主设备; 1: 本地从设备。
	5	TLINE_LOOP	W/R	0B	设置远端 E1 输入线路环回, 自动设置本机 RCTL_EN 关闭, 防止死循环。 0: 正常; 1: 环回。
	4	TNMGTIMELY	W/R	0B	网管帧实效指示位。 0: 无新的网管帧信息需要配置; 1: 有新的网管帧信息需要配置。
	3	TCLOCK_SEL	W/R	0B	E1 线路发送时钟选择。 0: 接收 E1 线路提取时钟; 1: 本地时钟。
	2: 0	TFCTL	W/R	7H	设置远端芯片发送流量: E1 接口流量: 000: 关闭 001: 32kbit/s 010: 64kbit/s ... 110: 1024kbit/s 111: 2048kbit/s HDLC 接口流量由发送时钟确定。
61H	7: 0	TNALARM	W/R	00H	发送网管帧本地告警。



62H	7:0	TNUFH	W/R	00H	发送网管帧帧头字节。
63H	7:0	TNUFD1	W/R	00H	发送网管帧数据第一字节。
64H	7:0	TNUFD2	W/R	00H	发送网管帧数据第二字节。
65H	7:0	TNUFD3	W/R	00H	发送网管帧数据第三字节。
66H	7:0	TNUFD4	W/R	00H	发送网管帧数据第四字节。
67H	7:0	TNUFD5	W/R	00H	发送网管帧数据第五字节。
68H	7	RRST	R	0B	接收远端芯片软复位。 0: 正常; 1: 复位。
	6	RMS_SLV	R	0B	接收远端主从信息。 0: 远端为主设备; 1: 远端为从设备。
	5	RLINE_LOOP	R	0B	接收远端配置线路环回。 0: 线路不环回; 1: 线路环回。
	4	RNMGTIMELY	R	0B	接收远端网管帧设置实效性指示位。 0: 新接收的网管帧不需要配置; 1: 接收到的网管帧需要配置。
	3	RCLOCK_SEL	R	0B	接收 E1 线路发送时钟配置。 0: E1 线路提取时钟; 1: 本地时钟。
	2:0	RFCTL	R	7H	接收远端流量设置: E1 接口流量: 000: 关闭 001: 32kbit/s 010: 64kbit/s ... 110: 1024kbit/s 111: 2048kbit/s HDLC 接口流量由发送时钟频率确定。
69H	7	RPWR_FAIL	RDC	0B	接收远端掉电告警指示。0: 无掉电告警; 1: 掉电告警。锁存信号, 读后清除。
	6	RLINK_DOWN	RDC	0B	接收远端以太网连接状态指示。0: 正常; 1: 告警。锁存信号, 读后清除。
	5	RNCRC	RDC	0B	接收远端网管帧接收 CRC 告警指示。0: 正常; 1: 告警。锁存信号, 读后清除。
	4	RECRC	RDC	0B	接收远端以太网接收 CRC 告警指示。0: 正常; 1: 告警。锁存信号, 读后清除。
	3	RCRC	RDC	0B	接收远端 CRC 告警指示。0: 正常; 1: 告警。锁存信号, 读后清除。
	2	RLOF	RDC	0B	接收远端 WAN 侧收到非法 HDLC 帧指示。0: 正常; 1: 告警。锁存信号, 读后清除。
	1	RAIS	RDC	0B	接收远端 E1 接口 AIS 告警指示。0: 正常; 1: 告警。锁存信号, 读后清除。



	0	RLOS	RDC	0B	接收远端 E1 接口 LOS 告警指示。0：正常；1：告警。锁存信号，读后清除。
6AH	7:0	RNUFH	R	00H	接收网管帧帧头字节。
6BH	7:0	RNUFD1	R	00H	接收网管帧数据第一字节。
6CH	7:0	RNUFD2	R	00H	接收网管帧数据第二字节。
6DH	7:0	RNUFD3	R	00H	接收网管帧数据第三字节。
6EH	7:0	RNUFD4	R	00H	接收网管帧数据第四字节。
6FH	7:0	RNUFD5	R	00H	接收网管帧数据第五字节。

## 附. 1.2 SE0162 和 SE0163 网管帧定义

地址	比特位	名称	类型	初值	功能描述
60H	7	TRST	W/R	0B	设置远端芯片软复位，置本机 RCTL_EN 输出为 0。 0：正常；1：复位。
	6	TMII_LOOP	W/R	0B	设置远端 MII 接口输出线路环回，置本机 RCTL_EN 输出为 0。 0：正常；1：环回。
	5	TLINE_LOOP	W/R	0B	设置远端 E1 输入线路环回，置本机 RCTL_EN 输出为 0。 0：正常；1：环回。
	4	TNRZ_LOOP	W/R	0B	设置远端 NRZ 输入环回，置本机 RCTL_EN 输出为 0。 0：正常；1：环回。
	3	TPOWOFF	W/R	0B	本地掉电检测告警指示。
	2:0	TFCTL	W/R	7H	设置远端芯片发送流量： E1 接口流量： 000：关闭 001：32kbit/s 010：64kbit/s ... 110：1024kbit/s 111：2048kbit/s HDLC 接口流量由发送时钟确定。
61H	7	TUSER1	W/R	0B	用户使用比特 0，可作为状态信息发送，远端锁存信号。
	6	TUSER0	W/R	0B	用户使用比特 0，可作为状态信息发送，远端锁存信号。
	5:0	TNALARM	W/R	00H	发送网管帧本地告警。
62H	7:0	TNMD0	W/R	00H	发送网管帧扩展数据区字节 0，用户定义。
63H	7:0	TNMD1	W/R	00H	发送网管帧扩展数据区字节 1，用户定义。
68H	7	RRST	RDC	0B	接收远端芯片软复位。 0：正常；1：复位。
	6	RMII_LOOP	R	0B	接收远端 MII 接口输出线路环回。 0：正常；1：环回。
	5	RLINE_LOOP	R	0B	接收远端 E1 输入线路环回。 0：正常；1：环回。



	4	RNRZ_LOOP	R	0B	接收远端 NRZ 输入环回。 0: 正常; 1: 环回。
	3	RPOWOFF	RDC	0B	远端掉电告警指示。0: 正常; 1: 远端掉电
	2:0	RFCTL	R	7H	接收远端流量设置: E1 接口流量: 000: 关闭 001: 32kbit/s 010: 64kbit/s ... 110: 1024kbit/s 111: 2048kbit/s HDLC 接口流量由发送时钟频率确定。
69H	7	RUSER1	RDC	0B	接收用户定义位 1。锁存信号, 读后清除。
	6	RUSER0	RDC	0B	接收用户定义位 0。锁存信号, 读后清除。
	5	RLOS	RDC	0B	接收远端 E1 接口 LOS 告警指示。锁存信号, 读后清除。 1: 告警。
	4	RAIS	RDC	0B	接收远端 E1 接口 AIS 告警指示。锁存信号, 读后清除。 1: 告警。
	3	RLOF	RDC	0B	接收远端 WAN 侧收到非法 HDLC 帧指示。锁存信号, 读后清除。 1: 收到非法 HDLC 帧。
	2	RCRC	RDC	0B	接收远端 CRC 告警指示。锁存信号, 读后清除。
	1	RECRC	RDC	0B	接收远端以太网接收 CRC 告警指示。锁存信号, 读后清除。
	0	RNCRC	RDC	0B	接收远端网管帧接收 CRC 告警指示。锁存信号, 读后清除。
6AH	7:0	RNMD0	R	0H	接收网管帧扩展数据区字节 0, 用户定义。
6BH	7:0	RNMD1	R	0H	接收网管帧扩展数据区字节 1, 用户定义。

# 11 接口时序

## 11.1 HDLC 接口时序




图 11.1-1 HDLC 接口输出时序

DTE 模式，TXC 为输入时钟时：

参数	最小	典型	最大
时钟周期 tCYC	-	20	-
输出延时 tOD	0	-	10

说明：

- TXC 为输入时钟。
- TXC 可为不连续的时钟，最高频率可以达到 50MHz。




图 11.1-2 HDLC 接口输入时序

DTE 模式，RXC 为输入时钟时：(ns)

参数	最小	典型	最大
时钟周期 tCYC	-	20	-
建立时间 tSD	5	-	-
保持时间 tHD	2	-	-

- TXC 可为不连续的时钟，最高频率可以达 50MHz。

## 11.2 ST\_BUS 接口时序




图 11.2 ST\_BUS 总线接口时序

ST\_BUS 总线接口信号

信号	说明	Min.	Type.	Max.
$T_s$	时钟沿到输出信号的时间	15ns		20ns
$T_{is}$	输入数据稳定到时钟沿的时间	3ns		-
$T_{ih}$	时钟沿到输入数据稳定的时间	2ns		-

### 11.3 SPI 接口时序




图 11.3 SPI 写寄存器时序




图 11.4 SPI 读寄存器时序




图 11.5 SPI 接口读写时序参数

参数	最小	典型	最大
时钟周期 tCYC	—	1000	—
输出延时 tOD	7	—	17
建立时间 tSD	3	0	0
保持时间 tHD	2	—	—

## 11.4 MII 接口时序




图 11.3-1 MII 接口接收数据时序

时序说明：当 MRX\_DV 为高时，接收从以太网来的以太网帧数据，在 MRX\_CLK 的上升沿采样数据。

参数	最小	典型	最大
时钟周期 tCYC	—	40/400	—
建立时间 tSD	3	—	—
保持时间 tHD	2	—	—




图 11.3-2 MII 接口发送数据时序

时序说明：当 MTX\_EN 为高时，在 MTX\_CLK 的上升沿发送出数据。



参数	最小	典型	最大
时钟周期 tCYC	—	40/400	—
输出延时 tOD	2	—	15

### 11.5 SDRAM 接口时序

注：下图所示管脚 BANK 即 BA，CLK 即 SDRAM\_CLK。




图 11. 4-1 SDRAM 初始化时序

- 时序说明：**
1. 在系统复位 100us~200us 后，SE0164 进入到 SDRAM 的初始化阶段。
  2. 在 SDRAM 初始化阶段，要给 SDRAM 器件发送一连串的初始化指令，包括：1 个 PRE\_ALL 指令，2/3 个 AUTO\_REF 和一个 MRS 指令。
  3. PRE\_ALL 指令使 SDRAM 中的两个 BANK 都处于空闲状态；AUTO\_REF 指令为 SDRAM 正常读写操作做准备；MRS 指令设置 SDRAM 的工作方式，设置的值为 MRS 指令有效的时钟上升沿 BANK 和 SA[10:0]所对应的数。
  4. 在初始化期间，DQM 为 1，初始化结束后，DQM 为 0。




图 11.4-2 SDRAM 写操作时序

- 时序说明:**
1. 图中给出的是 SDRAM 在 BURST=1 时的写时序图。
  2. 对 SDRAM 的写操作，在正常情况下每次连续写 32 个字；在碰到帧尾时在下一个时钟周期关闭写操作。在每一次的写操作的时执行一个 AUTO\_PRECHARGE 指令。
  3. BANK=0 时对 BANK0 进行写操作；BANK=1 时，对 BANK1 进行写操作。
  4. CS\_N、RAS\_N、CAS\_N、WE\_N 组合生成对 SDRAM 的写操作指令。
  5. SA[10:0] 为复用的 SDRAM 行列地址总线。DQ[15:0] 为双向的数据总线。




图 11.4-3 SDRAM 读操作时序

- 时序说明:**
1. 图中给出的是 SDRAM 在 BURST=1、CAS=2 时的读时序图。
  2. 对 SDRAM 的读操作 每次连续读 32 个字；在每一次的写操作结束时执行一个 AUTO\_PRECHARGE 指令。
  3. BANK=0 时对 BANK0 进行读操作；BANK=1 时，对 BANK1 进行读操作。
  4. CS\_N、RAS\_N、CAS\_N、WE\_N 组合生成对 SDRAM 的读操作指令。
  5. SA[10:0]为复用的 SDRAM 行列地址总线。DQ[15:0]为双向的数据总线。




图 11.4-4 SDRAM 写时序参数



参数	最小	典型	最大
时钟周期 tCYC	—	20	—
输出延时 tODX	6	9	15
输出延时 tODSA	6.5	9.5	15.5
输出延时 tODDQ	6.5	9	15.5




图 11.4-5 SDRAM 读时序参数

参数	最小	典型	最大
时钟周期 tCYC	—	15.25	—
建立时间 tSD	3	—	—
保持时间 tHD	2	—	—

说明：要求外接 SDRAM 器件的数据输出延时应大于 5ns。具体的 SDRAM 指令说明参考该 SDRAM 说明书。

## 12 技术指标

吞吐量：

帧大小（字节）	通过率（%）	
	100M	10M
64	2.75	26.25
128	2.25	26.23
256	2.25	25.48
512	2.25	24.72
1024	2.12	24.73
1280	2.00	24.64
1518	1.99	24.60



帧丢失率:

帧大小 (字节)	测试速率	丢失率	测试速率	丢失率
64	26	0	27	0.003
128	26	0	27	0
256	25	0	26	0
512	24	0	25	0
1024	24	0	25	0
1280	24	0	25	0
1518	24	0	25	0

帧转发延时:

帧大小 (字节)	64	128	256	512	1024	1280	1518
转发延时 (毫秒)	0.3	0.6	1.2	2.4	4.8	6	7.2



# 13 电气特性

SE0164芯片功耗 500mW

## 绝对工作条件

如果超过绝对工作条件，器件将永久性损坏。因此，永远不能超过绝对工作条件，尤其要注意高脉冲。各种操作必须受“推荐工作条件”所列举的各项参数的限制。长时间的工作在绝对工作条件附近可能影响器件的性能。

参数	符号	范围		单位
电源电压	GND	VSS (※1) -0.5~+4.0		V
输入电压	VI	VSS-0.5~GND +0.5 VSS-0.5~GND +6 (5V tolerant)		V
输出电压	VO	VSS-0.5~GND +0.5 VSS-0.5~GND +0.5 (5 V tolerant, L and H states) VSS-0.5~+6.0 (5 V tolerant, Z state)		V
电源提供管脚 电流 (※2)	ID	GND	95	mA
		VSS	95	
输出电流 (※3)	IO	IOL=4, 8	±14	mA
过冲电压		GND+1.0 (※4)		V
下充电压		VSS-1.0 (※4)		
存储温度	TST	-55~+125		°C
结点温度	Tj	-40~+125		

注：※1：VSS = 0V；

※2：最大电源电流；

※3：最大输出电流；

※4：至少持续50ns。

## 推荐工作条件

参考工作环境所推荐的各项参数值可以保证正常的逻辑操作。当器件工作在参考工作环境下时，它的电气特性（DC 和AC 特性）如下：

参数			符号	数值			单位
				最小	典型	最大	
电源电压			GND	3.0	3.3	3.6	V
输入高 电压	3V CMOS	Normal	VIH	GND x 0.65	—	GND +0.3	V
		Schmitt		GND x 0.80			
	5V tolerant	Normal		GND x 0.65	—	5.5	
		Schmitt		GND x 0.80			
输入低 电压	3V CMOS	Normal	VIL	GND	—	GND x 0.25	V
	5V tolerant	Schmitt				GND x 0.20	



结点温度	Tj	-40	-	125	°C
------	----	-----	---	-----	----

DC 参数

(测量环境: GND = 3.3V ± 0.3V, VSS = 0V, Tj = 0 to 100 °C)

参数	符号	条件	数值			单位
			最小	典型	最大	
电源电流	IDDS	静态	-	-	0.3	mA
输出高电压	VOH	IOH = -4 mA (4 mA buffer) IOH = -8 mA (8mA buffer)	GND-0.5	-	GND	V
输出低电压	VOL	IOH = 4 mA (4 mA buffer) IOH = 8 mA (8mA buffer)	VSS	-	0.4	V
输出短路电流	IOS	VO = 0V or GND	-	-	60	mA
					120	
输入漏电流	ILI	VI = 0V to GND	-5	-	5	μA
	ILZ					
输入上拉/下拉电阻	RP1	Pull-Up VIL = 0V Pull-Down VIH = GND	25	50	200	KΩ



# 14 封装

The information contained herein is the exclusive property of PGC and shall not be distributed, copied, reproduced, or disclosed in whole or in part without prior written permission of PGC.

SYMBOL	MILLIMETER		
	MIN.	NOM.	MAX.
A	—	—	1.60
A1	0.05	—	0.15
A2	1.35	1.40	1.45
D	16.00 BSC.		
D1	14.00 BSC.		
E	16.00 BSC.		
E1	14.00 BSC.		
R2	0.08	—	0.20
R1	0.08	—	—
$\theta$	0°	3.5°	7°
$\theta 1$	0°	—	—
c	0.09	—	0.20
L	0.45	0.60	0.75
L1	1.00 REF		
b	0.13	—	0.23
e	0.40 BSC.		

PROGATE GROUP CORP.	PACKAGE OUTLINE 128 L LQFP / 14x14 mm 2.0 mm Footprint
SHEET	DWG
Page 1 of 1	01-1414-128-20
	VER.
	B



## 15 SE0164 更新记录

更新日期	更新内容	更新前版本	更新后版本
2010-11-02	修改 <a href="#">3.4 SE0164 模式下管脚说明</a> 中管脚 LED_TEST (P51), LED_RLOS (P48) 和 LED_RAIS (P50) 的内容, 增加了各种配置下的管脚指示说明。	1.00	1.01
2010-11-09	修改 P55 寄存器 07H 的 RXTL_EN 的比特位置由 5 改为 4。	1.01	1.02
2011-10-25	增加在 GFP, HDLC 模式下通过 SA 比特上报掉电告警功能。	1.02	2.00
2012-05-22	1、REG 08 寄存器说明做修改。 2、REG 0E 寄存器说明做修改。 3、REG 1A, REG 1B 修改为测试用, 不可配置。 4、REG 29[7:4]修改为不使用。 5、REG 30[7], TNMF_INT 说明做修改。 6、REG 36 BIT[2]和 BIT[1]交换。 7、REG 3A 修改为不使用。	2.00	3.00
2014-01-01	修改管脚排列图上管脚描述; P26=GFP_SEL、 P25=SCRAM_EN;	3.00	3.01